verilog 归约操作符

一、归约操作符包括：

归约与（&），归约与非（~&），归约或（|），归约或非（~|），归约异或（^），归约同或（~^）。

二、归约操作符结果

归约操作符只有一个操作数，它对这个向量操作数逐位进行操作，最终产生一个 1bit 结果。

三、和其他不同

逻辑操作符、按位操作符和归约操作符都使用相同的符号表示，因此有时候容易混淆。区分这些操作符的关键是分清操作数的数目，和计算结果的规则。

1.逻辑操作符主要有 3 个：&&（逻辑与）, ||（逻辑或），!（逻辑非）。

2.按位操作符有两个操作数，双目运算。

3.归约操作符只有一个操作数，单目运算。

四、归约操作符

归约与（&）：全部是一

归约与非（~&）：有一个零

归约或（|）：有一个一

归约或非（~|）：全部是零

归约异或（^）：一的个数是奇数

归约同或（~^）：一的个数是偶数

五、例子

A = 4'b1010 ;
&A ;      //结果为 1 & 0 & 1 & 0 = 1'b0，可用来判断变量A是否全1
~|A ;     //结果为 ~(1 | 0 | 1 | 0) = 1'b0, 可用来判断变量A是否为全0
^A ;      //结果为 1 ^ 0 ^ 1 ^ 0 = 1'b0

verilog 归约操作符相关推荐

System Verilog 流操作符
在SV中,流操作符>>和<<用在赋值表达式的右边,后面带表达式.结构或数组.流操作符用于把其后的数据打包成一个比特流.操作符>>把数据从左至右变成流,而<&l ...
verilog 移位操作符
移位操作符移位操作符包括左移(<<),右移(>>),算术左移(<<<),算术右移(>>>). 移位操作符是双目操作符,两个操作数分别表示要 ...
verilog与或非操作符
逻辑操作符逻辑与 && 逻辑或 || 逻辑非 ! 位操作符一元非 ~ 二元与 & 二元或 | 二元异或 ^ 归约操作符(单目运算符) 与归约 & 或归约 | 异或归 ...
FPGA之道（34）Verilog初始化与操作符号
文章目录前言 Verilog初始化 Verilog的操作符号 Verilog赋值运算符连续赋值符号阻塞赋值符号非阻塞赋值符号映射赋值符号位置赋值 Verilog按位运算符 ~ & ...
【资料分享】Verilog编程艺术.pdf
本书深入地探讨了Verilog编程,分为七个部分:设计原则.语言特性.书写文档.高级设计.时钟和复位.验证之路.其他介绍.本书对这些部分做了重点的探讨:Verilog编码风格.Verilog-2001 ...
Verilog学习手筏（一）
⭐️0. 前言 ⭐️1. 环境准备本次使用微软的 VS Code进行学习,下面介绍开发环境搭建过程. 安装Verilog HDL和WaveTrace插件即可进行仿真和追波形,具体搭建过程请参照[Li ...
ASIC-WORLD Verilog（1）一日Verilog
写在前面在自己准备写一些简单的verilog教程之前,参考了许多资料----asic-world网站的这套verilog教程即是其一.这套教程写得极好,奈何没有中文,在下只好斗胆翻译过来(加了自己的 ...
[Verilog硬件描述语言]语言要素、数据类型、运算符及其表达式
目录一.Verilog语言要素 1.1 标识符 1.2 关键字 1.3 数值 1.3.1 整数及其表示 1.3.2 实数及其表示二.数据类型 2.1 连线型 2.2 寄存器型 2.3 连线型和寄存 ...
爆肝4万字❤️零基础掌握Verilog HDL
文章目录 0.前言 1.Verilog HDL简介 1.1 什么是Verilog HDL 1.2 verilog发展历史ㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤ 1.3 为什么要使用verilog ...

verilog 归约操作符

verilog 归约操作符相关推荐

最新文章

热门文章