1 IDDR

Primitive: Input Dual Data-Rate Register

1.1 介绍

该设计元素是专用的输入寄存器，旨在将外部双数据速率（DDR）信号接收到Xilinx FPGA中。 IDDR可用的模式可以在捕获数据的时间和时钟沿或在相同的时钟沿向FPGA架构显示数据。此功能使您可以避免其他时序复杂性和资源使用情况。
1)OPPOSITE_EDGE模式-以传统的DDR方法恢复数据。给定分别在引脚D和C上的DDR数据和时钟，在时钟C的每个上升沿之后Q1发生变化，在时钟C的每个下降沿之后Q2发生变化。
2)SAME_EDGE模式-时钟C的相对边沿仍然恢复数据。但是，在负边沿数据寄存器后面放置了一个额外的寄存器。这个额外的寄存器由时钟信号C的正时钟沿提供时钟。结果，现在DDR数据在相同的时钟沿提供给FPGA架构。但是，由于此功能，数据对似乎是“分离的”。 Q1和Q2不再具有对1和2。相反，出现的第一个对是对1和DONT_CARE，在下一个时钟周期之后是对2和3。
3)SAME_EDGE_PIPELINED模式-以与SAME_EDGE模式类似的方式恢复数据。为了避免SAME_EDGE模式的“分离”效应，在上升沿数据寄存器的前面放置了一个额外的寄存器。现在，数据对同时出现在Q1和Q2引脚上。但是，使用此模式将使Q1和Q2信号更改的延迟时间增加一个额外的周期。

1.2 Verilog Instantiation Template

xilinx源语 IDDR和ODDR相关推荐

（54）Xilinx双沿原语-IDDR与ODDR（第11天）
(54)Xilinx双沿原语-IDDR与ODDR(第11天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)Xilinx双沿原语-IDDR与ODDR(第11天) ...
Xilinx IDDR及ODDR使用总结
概述 AD9361数据接口采用了DDR双沿采样模式,如下所示,AD9361与Xilinx FPGA通信需要用到其IDDR和ODDR原语,为加深记忆,将IDDR及ODDR使用总结如下. IDDR IDD ...
Xilinx IDDR和ODDR原语
IDDR和ODDR原语是针对7系列芯片使用,spand可以使用IDDR2和ODDR2 IDDR三种模式 OPPOSITE_EDGE Mode 传统的输入DDR解决方案或OPPOSITE_EDGE模式是 ...
IDDR和ODDR使用
IDDR和ODDR原语是针对7系列芯片使用,spand可以使用IDDR2和ODDR2 IDDR三种模式 OPPOSITE_EDGE Mode 传统的输入DDR解决方案或OPPOSITE_EDGE模式是 ...
VIVADO IDDR与ODDR原语的使用
IDDR与ODDR简单的应用项目简述 IDDR与ODDR的简述 RGMII时序简述千兆网输入与输出模块的设计测试模块的设计仿真测试结果总结项目简述在数据的传输过程中,我们经常可以碰见双沿 ...
tb文件 vivado_Vivado IDDR与ODDR原语的使用
在数据的传输过程中,我们经常可以碰见双沿传输数据到FPGA,或者FPGA传输双沿数据给外部芯片,最常见的例子就是DDR芯片.这里说明一下,FPGA内部处理的数据都是单沿数据,那么双沿数据的变换只能发生 ...
XILINX 7series/ultrascale IDDR/ODDR使用区别
概述今天基于U7s基带板的进行9174接口编写,根据需求规划时钟和DAC配置,目前实现时钟部分下板测试,由于FPGA换为XILINX KU系列,所以在使用原语的时候需要注意区别,简单记录如下. 7 ...
Xilinx IDDR与ODDR原语的使用
IDDR原语如图所示,IDDR原语的输入输出包括D,CE,C,S,R,Q1,Q2,其中,D为输入的双倍速率的数据,即D在时钟的上升沿和下降沿都会发生切换,一个时钟周期发送2bit数据,CE为时钟使能 ...
关于IDDR与ODDR以及IBUFDS和OBUFDS的使用
IBUFDS:差分转单端 OBUFDS:单端转差分 IDDR:单端转双沿数据 ODDR:双沿数据转单端数据注意:ODDR与IDDR工作有一个复位时间,大概110-120ns之间 IDDR是上升沿采一 ...

xilinx源语 IDDR和ODDR

1 IDDR

1.1 介绍

1.2 Verilog Instantiation Template

xilinx源语 IDDR和ODDR相关推荐

最新文章

热门文章