逻辑电平、噪声容限、串行通信

常用高速逻辑电平：
LVDC 低电压差分信号，又称RS644总线接口。最基本的LVDS器件就是LVDS驱动器和接收器。LVDS的驱动器有驱动差分线对的电流源组成，电流通常在3.5mA。LVDS接收器有很高的输入阻抗，依次驱动器输出的大部分电流都流过100Ω的匹配电阻，并在接收端的输入端产生约350mV电压。当驱动器翻转时，改变流经电阻的电流方向，所以产生有效的逻辑“1”和逻辑“0”状态。

LVDS具有高速、超低功耗、低噪声和低成本的特性。

在应用模式可以分四种：
单向点对点；
双向对点；能通过一条双绞线实现半双工通信，可以由标准的LVDS的驱动器和接收器构成。最好还是采用总线LVDS驱动器（BLVDS），这是为总线两端都接负载设计的。
多分支形式；一个驱动器连接多个接收器。当有相同的数据传给多个负载时，可以运用此形式。
多点结构；多点总线支持多个驱动器，也可以采用BLVDS驱动器。可以提供双向的半双工通信，但是任一时刻，只能有一个驱动器工作。因而发送的优先权和总线的仲裁协议都需要依据不同的应用场合，选用不同的软件协议和硬件方案。

高抗噪性能：噪声仪共模方式在一对差分线上耦合出现，并在接收器中相减，从而可消除噪声。这也是差分传输技术的共同特点。

低噪声：由于两条信号线周围的电磁场相互抵消，故比单线信号传输电磁辐射晓得多。恒流源驱动模式不易产生振铃和切换尖峰信号，进一步降低了噪声。

常用电平标准：TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等；还有速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。

TTL：三极管结构。

逻辑电平、噪声容限、串行通信相关推荐

常用逻辑电平标准总结
写在前面: 本文章旨在总结备份.方便以后查询,由于是个人总结,如有不对,欢迎指正:另外,内容大部分来自网络.书籍.和各类手册,如若侵权请告知,马上删帖致歉. 文章目录要了解逻辑电平的内容,首先要知道 ...
以太网口差分电平_逻辑电平之常见差分逻辑电平（4）
本篇主要介绍常用的差分逻辑电平,包括LVDS.xECL.CML.HCSL/LPHCSL.TMDS等. 1.LVDS电平 LVDS器件是近年来National Semiconductor公司发展的一种高 ...
TTL与CMOS逻辑电平匹配
连接3.3V 设备到5V 设备需要考虑到驱动器和接收器的逻辑电平是否匹配..描述了用于5V CMOS,5V TTL 和3.3V TTL 的逻辑电平标准.可以看到,5V TTL 和3.3V TTL的逻辑 ...
逻辑电平之常见差分逻辑电平
转载:http://xilinx.eetrend.com/d6-xilinx/article/2018-11/13946.html 本篇主要介绍常用的差分逻辑电平,包括LVDS.xECL.CML.HC ...
逻辑电平--差分信号(PECL、LVDS、CML)电平匹配
硬件设计:逻辑电平--差分信号(PECL.LVDS.CML)电平匹配参考资料:逻辑电平设计规范 PECL电平匹配设计指南 CML信号与LVPECL信号的连接硬件设计:逻辑电平--CML 硬件设计: ...
LVPECL和CML逻辑电平
//参考高速电路设计实践目录一.LVPECL 1.基本原理 2.特点二.CML 三.三种高速电平的比较:LVDS\LVPECL\CML 一.LVPECL 1.基本原理它是ECL电平的正电源.低 ...
逻辑电平（TTL/CMOS/LVDS/LVPECL/CML）
低速逻辑电平 TTL/CMOS/LVTTL/LVCMOS逻辑电平介绍传统单板设计中,TTL和CMOS逻辑电平被广泛应用,是数字电路设计中最常见的两种逻辑电平,LVTTL和LVCMOS是它们的低电平版 ...
逻辑电平0和1的世界
关注.星标公众号,不错过精彩内容我们生活在模拟信号的世界中,但在数字电子设备中,只有两种状态:开或关.使用这两种状态,设备可以编码,传输和控制大量数据. 从广义上讲,逻辑电平描述信号可以具有的任何特 ...
（23）FPGA面试题常用逻辑电平
1.1 FPGA面试题常用逻辑电平 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题常用逻辑电平: 5)结束语. 1.1.2 本节引言 "不积跬步 ...

逻辑电平、噪声容限、串行通信

逻辑电平、噪声容限、串行通信相关推荐

最新文章

热门文章