Freescale mx27 DDR 初始化代码分析
在DDR SDRAM能够被存取数据之前,需要先对其初始化。该初始化流程是预先定义好的,不正确的操作将导致无法预料的结果。初始化的过程中将设置DDRSDRAM的普通模式寄存器和扩展模式寄存器,用来制定DDR SDRAM的工作方式。这些设置包括突发长度、突发类型、CAS潜伏期和工作模式以及扩展模式寄存器中的对DDR SDRAM内部DLL的使能与输出驱动能力的设置。模式寄存器可以被再编程,这时需要DDR SDRAM的各个区(bank)处于空闲状态,从而改变存储器的工作模式。如果操作正确,对模式寄存器的再编程不会改变存储器内存储的数据。初始化完成之后,DDR SDRAM便进入正常的工作状态,此时便可对存储器进行读写和刷新.
以下代码是摘自mx27 redboot ddr初始化代码, 硬件采用2片HYB18M512160AF芯片组成32bit memory width:
.macro setup_sdram_ddr
ldr r0, SOC_ESDCTL_BASE_W
mov r2, #SOC_CSD0_BASE //0xA0000000
mov r1, #0x8 // initial reset
// LPDDR Delay Line is reset.
str r1, [r0, #0x10] //0xD8001010 Enhanced SDRAM Control Register 0
// Hold for more than 200ns
ldr r1, =0x10000
1:
subs r1, r1, #0x1
bne 1b
mov r1, #0x4
str r1, [r0, #0x10] //0xD8001010
//Check The chip version TO1 or TO2
ldr r1, SOC_SI_ID_REG_W
ldr r1, [r1]
ands r1, r1, #0xF0000000
// add Latency on CAS only for TO2
// TO 1.0's ID = 0x0 ==>> CAS = 3
bne 2f
ldr r1, SDRAM_0x00795729
b 3f
// now handles TO 2.x
2:
ands r1, r1, #0xE0000000
// TO 2.0's ID = 0x1 => CAS = 4 due to the MPEG4 issue
ldreq r1, SDRAM_0x00795429
//tCAS[9:8] = 2 clocks SDR and LPDDR SDRAM CAS latency2
// subesquent TO's are OK w/ CAS = 3
ldrne r1, SDRAM_0x00795729
// 设置tCAS tRAS tRCD等参数
//[31:23] Reserved
//tXP[22:21 = 4 clocks
//tWTR[20] = 2 clocks
//tRP[19:18] = 3 clocks
//tMRD[17:16] = 2 clocks
//tWR[15] = SRRAM 1 clocks; LPDDR 2clocks
//tRAS[14:12] = 6 clocks
//tRRD[11:10] = 2 clocks
//tCAS[9:8] = 3 clocks SDR and LPDDR SDRAM CAS latency2
//[7] Reserved
//tRCD[6:4] = 3 clocks
//tRC[3:0] = 10 clocks
3:
str r1, [r0, #0x4] //0xD8001004
ldr r1, SDRAM_0x92200000
// [31] SDRAM Controller Enable
// [30-28] SDRAM Controller Operating Mode 001=Precharge Command
// [27] Supervisor Protect
// [26:24] Row Address Width 010 -13 Row Addresses
// [23:22] Reserved
// [21:20] Column Address Width 10 -10 Column Addresses
str r1, [r0, #0x0] //0xD8001000
ldr r1, [r2, #0xF00]
ldr r1, SDRAM_0xA2200000
// [31] SDRAM Controller Enable
// [30-28] SDRAM Controller Operating Mode 010=Auto-Refresh Command
// [27] Supervisor Protect
// [26:24] Row Address Width 010 -13 Row Addresses
// [23:22] Reserved
// [21:20] Column Address Width 10 -10 Column Addresses
str r1, [r0, #0x0]
ldr r1, [r2, #0xF00]
ldr r1, [r2, #0xF00]
ldr r1, SDRAM_0xB2200000
// [31] SDRAM Controller Enable
// [30-28] SDRAM Controller Operating Mode 011=Load Mode Register Command
// [27] Supervisor Protect
// [26:24] Row Address Width 010 -13 Row Addresses
// [23:22] Reserved
// [21:20] Column Address Width 10 -10 Column Addresses
str r1, [r0, #0x0]
ldrb r1, [r2, #0x33]
add r3, r2, #0x1000000
ldrb r1, [r3]
ldr r1, SDRAM_0x82228485
// [31] SDRAM Controller Enable
// [30-28] SDRAM Controller Operating Mode 000 -Normal Read/Write
// [27] Supervisor Protect
// [26:24] Row Address Width 010=13 Row Addresses
// [23:22] Reserved
// [21:20] Column Address Width 10=10 Column Addresses
// [17:16] SDRAM Memory Data Width 10=32-bit memory width
// [15:13] SDRAM Refresh Rate - Table 18-9. 100=8 clocks
// [11:10] Power Down Timer - Table 18-10. 01=Any time no banks are active
// [8] Full Page - This bit should be set to 1 if the Burst Length of
// the SDRAM connected to the CSD has been configured to Full-Page mode.
// [7] Burst Length. 1=8
// [5:0] Precharge Timer. - Table 18-12. 000101=10 clocks to precharge
str r1, [r0, #0x0] //0xD8001000
.endm // setup_sdram_ddr
Freescale mx27 DDR 初始化代码分析相关推荐
- linux内存映射起始地址,内存初始化代码分析(三):创建系统内存地址映射
内存初始化代码分析(三):创建系统内存地址映射 作者:linuxer 发布于:2016-11-24 12:08 分类:内存管理 一.前言 经过内存初始化代码分析(一)和内存初始化代码分析(二)的过渡, ...
- 如何修改rk3399 ddr初始化代码的波特率
终极方法(先公布答案) hexdump -ve '1/1 "%.2X"' rk3399_ddr_800MHz_v1.25.bin | \ sed "s/60E31600/ ...
- 48. DDR2内存初始化代码分析-11
现在的UART初始化代码,并显示了地址0xE000 0000里面的内容. /** Memory Setup stuff - taken from blob memsetup.S** Copyright ...
- 高通SDX12:USB3.0驱动初始化代码分析
1. Code Overview 高通SDX12平台使用synopsys dwc3的USB3.0控制器IP.早期的初始化是分两部分进行的,一个在高通官方提供的驱动中初始化,位于kernel/msm-5 ...
- 46. DDR2内存初始化代码分析-9
Demo程序里面没有配第13步. 14步及以后,都是配置Device 14.发出NOP是为了使CKE保持高电平 // 4. 初始化DDR2 DRAM //DirectCmd chip0 Deselec ...
- 42. DDR2内存初始化代码分析-5
前面的Physical/DLL部分已经初始化完毕.接下来接着进行原来的第5步,初始化DMC0的其它部分,包括时序等. // 3. 初始化DMC0//step 5: ConControl auto re ...
- 44. DDR2内存初始化代码分析-7
//step 8:PrechConfigldr r1, =0xFF000000 str r1, [r0, #DMC_PRECHCONFIG] 如果是read,read完成以后,经过tp_cnt时间之后 ...
- 38. DDR2内存初始化代码分析-1
- 43. DDR2内存初始化代码分析-6
接下来就是进入手册的第6步,设置Memory Control //step 6: MemControl BL=4, 1 chip, DDR2 type, dynamic self refresh, f ...
- Linux GIC代码分析
一.前言 GIC(Generic Interrupt Controller)是ARM公司提供的一个通用的中断控制器,其architecture specification目前有四个版本,V1-V4(V ...
最新文章
- chrome js 读取文件夹_使用JavaScript遍历本地文件夹的文件
- mssql on linux 安装指导
- [XSY]Tree Ext(矩阵树定理,拉格朗日插值,最小生成树,二分)
- run在java_Java语言start和run方法的区别
- pandas 读取/保存压缩格式的csv文件.csv.gz
- 如何利用FNDLOAD更新FORM的Personalization(Moving Personalizations between instances)
- 常用插件的封装(轮播图、选项卡、楼梯导航及、拖拽)
- Cheatsheet: 2014 03.01 ~ 03.31
- 重磅 | 完备的人工智能AI 学习——基础知识学习路线,所有资料免关注免套路直接网盘下载
- AAAI2021论文列表(中英对照)
- 0X0000007b
- 虾皮的发货模式是什么?怎么发货?
- 降维打击(序列化)的流行手段
- web前端开发培训学院,前端校招面试题及解析大全,值得收藏!
- 过拟合与欠拟合及解决方法
- vue2.0 在华为手机等手机自带浏览器打开白屏的问题
- react前端项目_如何使用React前端设置Ruby on Rails项目
- 对于按字寻址和按字节寻址的理解
- 工业应用中基于三维模型的6D目标检测综述
- Uniapp离线打包使用高德地图教程及常见问题
热门文章
- BZOJ4170 极光
- codepush 微软服务器,ionic3 code-push 搭建自己服务器的问题
- php后缀加swp,注意发现交换文件 filename.swp
- c++ 应输入表达式_【C语言编程入门系列】—— 第五章,C语言基本运算和表达式(一)...
- StanfordDB class自学笔记 (4) XML Data
- php恒等符,PHP基础-运算符
- 最简单又最复杂的单例模式
- WPF 引用 ttf文件
- vue.js--基础 数据的双向绑定
- 总容易混淆的排序算法:直接选择、冒泡(鸡尾酒)、直接插入(二分插入)(希尔)...