【转】贴片晶振挖空敷铜

链接：https://baijiahao.baidu.com/s?id=1601884209225441523&wfr=spider&for=pc

在一些多层PCB设计中，我们经常能看到贴片晶振在设计时会在相邻平面层做挖空处理。如下所示：

以一块四层板为例，；

Figure 1 TopLayer布局 Figure 2 Layer2 LAYOUT

TOP layer有一个贴片晶振

Layer2为GND层，在设计时用禁止区域将晶振正下方做了挖空处理；

Layer3晶振下方未进行处理；

BOTTOM layer也未做处理。

在贴片晶振邻层挖空的究竟是何用意呢？很多人的理解是防止干扰，因为感性的认识中晶振是强大的能量体，会"污染"邻层平面层。其实并不是这样的，因为即使晶振的辐射能量很强，相对于平面层来说也是微不足道的。那么究竟是什么原因呢，本文将从负载电容恒定和抑制频偏两点进行详细分析。

1、保持负载电容的恒定

根据电容器形成原理可知，任何两个彼此绝缘且相隔很近的导体（包括导线）间都能构成一个电容器。因为贴片晶振的焊盘是方形的，刚好可以和邻近的平面形成一个电容器。由电容计算公式C=εs/4πkd可知，焊盘与邻近的地平面之间寄生的电容量和焊盘面积S、焊盘到平面的距离d有关。由于焊盘面积S固定，所以晶振的方形焊盘与邻近的地平面之间寄生的电容量主要由焊盘到平面的距离d决定。d一般都很小。以1.6MM的四层板层压结构为例。

图5 1.6MM的四层板的层压结构

由图可知，芯板占了主要的厚度，焊盘到平面的距离d只有3.9mil，非常的小，如果用电容计算公式C=εs/4πkd计算出来的寄生电容在数pF-数十pF间。

有一个实际案例是这样的：原厂参考原理图中晶振的负载电容是15pF。

图6 晶振部分参考原理图

但是实测发现芯片工作很不稳定，最终测试发现晶振的频偏很大，跟spec差距较大，后来把晶振的两个负载电容改小后，频偏才有所改善。由此可见，贴片晶振的两个焊盘与其下方的平面存在着寄生电容。那寄生电容又是如何影响到晶振频偏的呢？

我们知道晶振的负载电容是由以下公式得出：

CL=C1*C2/(C1+C2)+Cparasitic；

其中Cparasitic就是寄生电容，如果这个电容过大，会直接导致晶振振荡偏离。在频偏过大时，系统很有可能工作不正常。如果贴片晶振的两个焊盘与其下方的平面存在的寄生电容很大，超过了负载电容值，即使负载电容不贴，晶振的频偏依然很大。

因此在设计当中，尤其是对于晶体设计，更加需要控制对地的寄生电容。一般这个数值是要保证晶体到地的距离大于250um，所以一般都要挖掉一层到两层来达到设计要求。

2、抑制热传导导致的频偏

除了负载电容会影响到晶振频偏外，但大家似乎都忘了，高温也会影响频偏。

下图是Qualcomm建议的晶振Layout Guide。

图7 Qualcomm建议的晶振Layout Guide

Layer 1：晶振周围不得铺铜；

Layer 2：晶振下方区块不得铺铜；

Layer 3：晶振下方区块不得铺铜；

Qualcomm在其Layout Guide中有如下解释：

如高通说法，其实真正最主要用意是隔绝热传导，避免周围的PMIC或者其他发热体的热透过铜皮传导到晶振，以至于频偏。故直接不铺铜，以隔绝热的传递。

因此，在这种情况下，寄生效应不是不重要，但相较之下，热的危害更关键一些，特别对于非DCXO晶体。

综合以上分析，在设计PCB时，遇到贴片晶振，除了对于周围包地的处理，还应该考虑挖空晶振下方的平面层。

转载于:https://www.cnblogs.com/dzcql/p/9889817.html

【转】贴片晶振挖空敷铜相关推荐

AltiumDesigner覆铜挖空技巧总结
问题提出在进行PCB绘制后,大部分情况下,我们需要对板子反正面进行覆铜操作.同样,大多数情况下,我们的板子上都有定位孔,如果覆铜边界和定位孔边界距离过近,当拧螺丝时,螺丝会压在覆铜上,甚至在螺丝旋转 ...
allegro覆铜_allegro如何操作大面积敷铜
大面积敷铜就是将PCB上闲置的空间用铜箔填充,能起到美观和屏蔽噪声的效果,大面积敷铜可以直接使用cadence allegro敷铜命令,也可以用Z-Copy命令将地平面的铜箔直接复制到外层. Z-Co ...
关于高频信号PCB挖空
原文:https://www.eda365.com/forum.php?mod=viewthread&tid=64227&page=1&_dsign=4034c65e http ...
pads挖空铜箔方式
进入编辑封装,先画个铜箔,然后旁边画一个2D线(或形状),右击特性,选择为铜挖空区域.再把形状放到铜箔里面. 鼠标放到空白区域箭头右击选择形状,将铜箔和挖空区域的形状一起框选,右击合并,这样就完成了挖 ...
PCB布线、焊盘及敷铜的设计方法详解
随着电子技术的进步, PCB (印制电路板)的复杂程度.适用范围有了飞速的发展.从事高频PCB的设计者必须具有相应的基础理论知识,同时还应具有丰富的高频PCB的制作经验.也就是说,无论是原理图的绘制, ...
PCB设计表面到底应不应该敷铜？
在pcb设计中,我们经常疑惑pcb的表面应不应该铺铜?这个其实是视情况而定的,首先我们需要了解表面敷铜带来的好处以及坏处. 首先我们先来看表面敷铜的好处表面铺铜可以对内层信号提供额外的屏蔽防护及噪声 ...
POW矿池挖空块原理和解决方案
第0章引言比特币的挖矿收益包含两部分,第一是区块奖励:第二是交易手续费.如果打空块,就收不到交易手续费,为什么有矿池会不要手续费来打空块呢? 第1章POW挖矿原理工作量证明POW挖矿就是区块链生 ...
[转]PCB 设计中敷铜的注意事项
所谓覆铜,就是将 PCB 上闲置的空间作为基准面,然后用固体铜填充,这些铜区又称为灌铜.敷铜的意义在于:减小地线阻抗,提高抗干扰能力:降低压降,提高电源效率:与地线相连,还可以减小环路面积.也出于让 ...
“挖空三座山、装了几万台服务器”的绿色数据中心
富士康在贵安新区的数据中心造在了山洞里."他们挖空了三座山,装了几万台服务器!" 数据中心主体竣工后,经实际测试年pue值小于1.1,居于世界先进水平. 当时,富士康规划园区中有一 ...
Altium Designer中敷铜间距修改问题
该问题可以分为两步 (1)修改间距规则,保证敷铜完成 (2)改回原来的间距规则,保证软件不警告

【转】贴片晶振挖空敷铜

【转】贴片晶振挖空敷铜相关推荐

最新文章

热门文章