HSPICE与非门仿真

一、HSPICE的基本操作过程

打开HSPICE程序，通过OPEN打开编写好的网表文件。
按下SIMULATE进行网表文件的仿真。
按下AVANWAVES查看波形图（仿真结果）。

二、网表文件结构总结

HSPICE输入文件包括电路标题语句，电路描述语句，分析类型描述语句，输出描述语句，注释语句，结束语句等六部分构成。

电路描述语句：电路元器件，元器件模型，电路的输入激励和源，子电路。

分析类型描述：瞬态分析语句，交流分析语句，直流扫描语句，可选项语句。

三、在纸上手画与非门（CMOS）的晶体管级电路

图1-与非门原理图

四、 写出与非门的网表文件

*NAND gate hspice fil
.TEMP  25.0000
.option abstol=1e-6 reltol=1e-6 post ingol
.lib 'E\hspice2007\model\PTM45nm\pmos90.lib' TT
.lib 'E\hspice2007\model\PTM45nm\nmos90.lib' TT
V1 1 0 dc=1.
VA A 0
VB B 0
Mp1 vo A 1 1 pmos W=5u L=1
Mp2 vo B 1 1 pmos W=5u L=1
Mn1 vo A vn vn nmos W=2u L=1
Mn2 vn B 0 0 nmos W=2u L=1
.dc VB START=0 STOP=1.8 STEP=0.01 SWEEP VA 0 1.8 1.
.op
.end

五、总结书写与非门网表文件中的注意事项

注意库文件的引用及模型名称的编写。
换行继续应用+号标注。
对节点命名时应注意不要有相同的的节点名。

六、 HSPCIE仿真结果，改变宽长比，分析比较至少两种宽长比情况下的仿真结果

（一）、与非门仿真结果

根据图2所示结果可得：当A为低电平时（VA=0），输出为高电平；当A为高电平时（VA=1.8）,当B为低电平（VB<750mv）,输出为高电平，当B为高电平（VB>750mv），输出为低电平。得到如下表所示的真值表。

A	B	V0
0	0	1
0	1	1
1	0	1
1	1	0

表1-与非门真值表

图2-与非门仿真结果

（二）、改变MOS管宽长比，改为W=20U,L=1U。根据图3所示结果，可以得到临界条件由750mv升至960mv。

图3-改变宽长比后的仿真结果1

（三）、改变MOS管宽长比为，改为W=1u,L=1u。根据图4所示结果，可以得到临界条件由750mv降至560mv。

图4-改变宽长比后的仿真结果2

（四）、结论

MOS管的宽长比越大，MOS管的饱和电流就越大，等效电阻就越低。

七、实验过程中的收获和体会

通过本次集成电路课程设计，我收获良多。对于MOS管的原理，与非门的原理有了更加深刻的理解，初步掌握了HSPICE仿真软件的使用和网表文件的编写，了解了MOS管宽长比对元件性能的影响。

HSPICE与非门仿真相关推荐

集成电路CAD课程实验报告：二输入与非门电路设计、版图设计与仿真
一.实验目的: 1.掌握Cadence Virtuoso快捷键技巧,学会使用Cadence进行原理图设计.版图设计.原理图仿真. 实验使用AMI 0.6u C5N工艺,了解NCSU Cadence设计 ...
数模混合仿真实例（数字verilog作为顶层）VCS+XA
数模混合仿真实例(数字verilog作为顶层)VCS+XA 大家都知道对于一颗有点复杂度的芯片而言(比如SOC),通常都会包含数字电路和模拟电路.在设计的初期,也许数字模块和模拟模块是分开设计和仿真的 ...
完整的芯片反向设计流程原来是这样的！（实例讲解）
完整的芯片反向设计流程原来是这样的!(实例讲解) 作者:时间:2018-02-23来源:网络收藏现代IC产业的市场竞争十分激烈,所有产品都是日新月异,使得各IC设计公司必须不断研发新产品,维持自身企 ...
Multiplier和Finger的区别和优劣讨论
概述这个问题需要对仿真模型(spice model)和芯片制造工艺有些了解才能知道原因.当芯片制造工艺越来越先进后,同样大小(宽长比)的mos器件在芯片不同的位置器件性能是不一样,这个不同的性能会通 ...
浅谈SPICE原理及应用
引言 SPICE(Simulation program with Integrated Circuit Emphasis)作为电路级模拟程序,是许多仿真软件的核心,比如Tanner Tools.Cad ...
南京邮电大学电工电子基础B实验六（组合逻辑电路）
一. 实验目的 1.掌握基本门电路的实际应用: 2.掌握基本门多余端的处理方法: 3.验证所设计电路的逻辑功能: 4.判断.观察组合逻辑电路险象并消除险象的方法: 二. 主要仪器设备及软件硬件:逻辑 ...
数字逻辑电路：一致性电路表决电路
实验内容: 1.表决电路的仿真设计分析:(要求:使用与非门进行设计,并使用逻辑变换器分析真值表) 2.一致性电路的仿真设计分析.(要求:使用与或门进行设计,并使用逻辑变换器分析真值表) 实验环境: W ...
【数字系统】简单逻辑电路设计：与非门/逻辑门 Quartus II 环境/Verilog 语言/编程+仿真+开发板/FPGA/CPLD/EDA
一. 实验要求 1. 实现二输入与非门电路以及其他简单门电路: 2. 在Quartus II 环境下,运用Verilog HDL 语言进行编程开发,并完成对电路工作情况的仿真模拟: 3. 完成配置程序 ...
Hspice仿真验证
目的:更好的理解并预测电路的行为.对假设的情形进行验证.优化关键电路.对难以测量的属性进行特性研究工程师的目标,是减少面积,减小功耗的基础上提高性能,对于每一个性能指标的限制都需要仔细地研究,排除其 ...
matlab 与非门 simulink,基于MATLAB的时序逻辑电路设计与仿真
<基于MATLAB的时序逻辑电路设计与仿真>由会员分享,可在线阅读,更多相关<基于MATLAB的时序逻辑电路设计与仿真(19页珍藏版)>请在人人文库网上搜索. 1.成绩 MAT ...

HSPICE与非门仿真

一、HSPICE的基本操作过程

二、网表文件结构总结

三、在纸上手画与非门（CMOS）的晶体管级电路

五、总结书写与非门网表文件中的注意事项

六、 HSPCIE仿真结果，改变宽长比，分析比较至少两种宽长比情况下的仿真结果

（一）、与非门仿真结果

（二）、改变MOS管宽长比，改为W=20U,L=1U。根据图3所示结果，可以得到临界条件由750mv升至960mv。

（三）、改变MOS管宽长比为，改为W=1u,L=1u。根据图4所示结果，可以得到临界条件由750mv降至560mv。

（四）、结论

七、实验过程中的收获和体会

HSPICE与非门仿真相关推荐

最新文章

热门文章

HSPICE与非门仿真

一、HSPICE的基本操作过程

二、 网表文件结构总结

三、 在纸上手画与非门（CMOS）的晶体管级电路

五、 总结书写与非门网表文件中的注意事项

六、 HSPCIE仿真结果，改变宽长比，分析比较至少两种宽长比情况下的仿真结果

（一）、与非门仿真结果

（二）、改变MOS管宽长比，改为W=20U,L=1U。根据图3所示结果，可以得到临界条件由750mv升至960mv。

（三）、改变MOS管宽长比为，改为W=1u,L=1u。根据图4所示结果，可以得到临界条件由750mv降至560mv。

（四）、结论

七、 实验过程中的收获和体会

HSPICE与非门仿真相关推荐

最新文章

热门文章

二、网表文件结构总结

三、在纸上手画与非门（CMOS）的晶体管级电路

五、总结书写与非门网表文件中的注意事项

七、实验过程中的收获和体会