makefile指定头文件路径_Linux应用编程之quot;一文搞定Makefilequot;(下)

关注、星标公众号，直达精彩内容

ID：嵌入式情报局

作者：情报小哥

1指定使用Makefile文件

在命令行中使用make命令，makefile会在默认路径中查找对应的makefile文件来进行工程管理，我们一般把对应的makefile文件名命名为Makefile和makefile等，如果名字不匹配可能无法找到对应的makefile文件,比如:

makefile文件名

Makefile文件名

MAKEFILE文件名－编译失败

　从上面的实验现象可以了解到make会查找默认的makefile文件名，如果没有找到规定的文件名就会报相应的故障。

不过如果平时在一个目录下存在多个makefile文件的时候，一般我们都会通过不同命名来进行区分，那么该如何指定对应的makefile文件进行识别解析呢　?可以使用make -f选项,如下图所示:

2注释文本

在开发过程中存在需要注释掉makefile文件相应文本行可以在文件的行首使用＃号:

上面是正常进行ｍakefile编译目标文件的完整实例，并且输出了正确的结果,然后小哥使用#号屏蔽掉前面两行,如下图所示:

继续执行make命令，根据makefile的规则，会默认编译Test1.o目标文件:

这样我们获得了正确的结果，说明注释生效。

3取消回显文本

在makefile使用过程中默认是会把相应的处理过程信息进行回显，这样能够让开发者更好的了解makefile的处理过程.

不过，如果回显信息非常的庞大也是不利于开发者分析的，所以编辑人员可以使用＠来取消相关信息的回显，如下图所示:

在命令tab键后加入＠

这里我们可以看到使用make以后没有像之前使用的makefile文件那样存在回显的命令行信息了。

4伪目标的使用

在makefile文件中有时候执行一些不需要有依赖命令的目标，称为伪目标。

上面是对应的makefile文件，其中里面加入伪目标clean，通过使用.PHONY修饰，这样可以直接使用make clean 来执行对应的命令。

上面执行make clean确实执行了清除操作。

5变量的使用

在makefile中为了减少代码的重复，使用变量的概念来简化编写，如下面的makefile进行如下改造:

使用$(obj)来代替所有的目标文件，以后需要添加其他目标文件的话就只需要在变量obj处进行相应修改即可。

同时系统还存在其他默认的自动化变量，这样可以大大简化makefile文件，便于设计和后期维护，如:

$^ 表示所有的依赖文件
$@ 表示生成的目标文件
$
等等

makefile基础知识点小哥暂时就讲到这里，其实大部分工程项目自己完完全全编写的并不是很多，更多的修修改改，所以遇到了具体的疑问在进行查找或许效率更高。

我是情报小哥，下期精彩见！

长按前往图中包含的公众号关注