VHDL语言Process

FPGA编程, VHDL语言, 芯片ALTERA Cyclone EP1C60240C8, UP3-1C6实验板, Quartus II.

VHDL语言中一般定义一个Entity, Entity中定义引脚之类的与其他模块交互的接口. 一个Entity可能对应N个Architecture, 并且具体的对应可以定义Configuration进行配置.

一个Architecture可以包含多个Process, 这些Process是并行的, Process由其后括包里的任一Signal触发, 触发点是在这个Process结尾的End Process处, 也就是在程序运行完即运行到End Process了才能被触发, 这就保证了一个过程被运行完 (Process也可以由其包含的 Wait 语句触发, 此时触发点在 Wait 语句处). 各Process之间的数据传递由Architecture头部声明的Signal传递, 而对Signal的赋值一般用>=进行, 个人的理解是这个赋值允许延迟, 即没执行完便执行下一个语句, 但它会尽量早的执行. 赋值语句若要立即执行需用:=, 一般Variable变量都这样赋值.

如果在不同进程中对同一信号量进行赋值, 就会出现如下错误(Quartus II), 因为两处赋值由于是同步的, 会冲突:

Error: Can't resolve multiple constant drivers for net " SHOW_MODE[3] " at UP3_CLOCK.vhd( 462 )

Error: Constant driver at UP3_CLOCK.vhd( 498 )

Error: Can't elaborate top-level user hierarchy

Error: Quartus II Analysis & Synthesis was unsuccessful. 3 errors , 6 warnings

Error: Processing ended: Sun Sep 03 11 : 16 : 41 2006

Error: Elapsed time: 00 : 00 : 02

Error: Quartus II Full Compilation was unsuccessful. 3 errors , 6 warnings

代码如:

SIGNAL SHOW_MODE: STD_LOGIC_VECTOR( 3 DOWNTO 0 );

PROCESS (MODE_SWITCH)

BEGIN

SHOW_MODE <= X " 1 " ;

END PROCESS;

PROCESS (MODE_SWITCH)

BEGIN

SHOW_MODE <= X " 0 " ;

END PROCESS;

有的时候两个Process要同步, 只要在一个Process中加一个Signal, 比如:sig <= NOT sig; 再由sig触发另一个Process即可.

VHDL语言Process相关推荐

VHDL语言入门整理
1.2选1多路选择器 Library ieee; Use ieee.std_logic_1164.all; Entity L1 is Port ( a,b,s:in std_logic; y:out ...
FPGA笔记：VHDL语言总结
VHDL语言总结前言一. VHDL是什么? 1. 缩写 2. 作用 3. VHDL与原理图描述的比较 4. VHDL语言特点 5. 与其他语言比较二.VHDL程序架构 VHDL基本结构 1. 实 ...
（萌新的数电学习）用VHDL语言设计CPU
一.目的: 完整.连贯地运用<数字逻辑>所学到的知识,熟练掌握 EDA 工具基本使用方法,为学习好后续<计算机原理>课程做铺垫. 二.设计内容 (一) 按照给定的数据通路.数据 ...
基于VHDL语言的状态机设计
基于VHDL语言的状态机(FSM)设计状态机(Finite State Machine,FSM) 状态机的组成:如图所示状态机的种类: Mealy型:当前状态.当前输入相关 Moore型:仅当前状 ...
笔记：FPGA与VHDL语言学习2
FPGA与VHDL语言学习2 目录 1. 7位2进制计数器程序,要求计算器从0开始计数,计数到59(十进制的59,看到的是二进制数)后归零,重新循环计数 2. 2位十进制计数器程序,要求计数器从00开 ...
笔记：FPGA与VHDL语言学习1
FPGA与VHDL语言学习1 目录 1.EDA,fpga,asic 2.CPLD与FPGA 3.设计一个三选一FPGA程序 4.使用由半加器与全加器程序生成一个f_adder全加器图形模块.试用4个f ...
vhdl计算机语言,vhdl语言编程实例.doc
vhdl语言编程实例实现各种逻辑功能: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENT ...
VHDL语言的基本结构（结构框架说明）
VHDL语言的基本结构一.实体说明主要描述的是一个设计单元的外部特征,即对外的输入/输出接口及一些用于结构体的参数定义. 规则一:建议将VHDL的标识符或基本语句关键词,以大写方式表示:而又设计者 ...
D触发器的VHDL语言实现
D触发器的VHDL语言实现 library ieee; use ieee.std_logic_1164.all; entity DFlip is port (clk,d:in std_logic;q: ...

VHDL语言Process

VHDL语言Process相关推荐

最新文章

热门文章