IC笔试:海思提前批数字芯片笔试
- 1.关于亚稳态的描述错误的是()
A.多用几级寄存器打拍可以消除亚稳态。
B.亚稳态是极不稳定的,理论上来讲处在亚稳态的时间可以无限长。
C.亚稳态稳定到0或者1,是随机的,与输入没有必然的关系。
D.如果数据传输中不满足触发器的建文时间Tsu和保持时间Th,可能产生亚稳态。
无法消除
- 2.一段程序如下,请问在45这个时刻上,A B的值各是多少()
fork
begin
A=1;
#20 A=0;
#30 A=1;
#50 A=0;
end
begin
B=1;
#20 B=0;
#30 B=1;
#50 B=0.
End
join
A.0,1
B.0,0
C.1,0
D.1,1
并行性
- 3.下列关于综合的说法哪项是不正确的()
A.综合(Synthesis)简单地说就是将HDL代码转化为门级网表的过程
B.综合由Translation和Mapping两个步骤组成
C. Mapping把用GTECH库元件构成的电路映射到某一特定厂家的工艺库上
D. Translation是指把HDL语言描述的电路转化为用GTECH库元件组成的逻辑电路的过程
optimization 优化
- 4.当功能覆盖率(Functional Coverage)达到100%,可以说明:()
A.DUT的功能点已经100%覆盖。
B.功能覆盖率(Functional Coverage)对应的DUT响应是正确的。
C.某些令人关注的情况已经得到测试覆盖。
D.验证工作可以结束
- 5.使用相同时钟沿的同步数字电路,以下因素和最高工作频率无关的是:( )
A.触发器之间最长的组合逻辑
B.触发器的建立/保持时间
C.时钟低电平持续时间
D.逻辑块间互连布线长度
- 6.同步电路设计中出现setup time不满足,不可以采用下面哪种措施解决()
A.增加时钟频率
B.减小信号延迟
C. pipeline
D. retiming
- 7.下列说法正确的是
A.设计异步FIFO时采用格雷码的原因主要是为了省功耗
B.对单比特控制信号打两拍后可以完全避免了亚稳态
C.异步处理需要考虑发送和接收时钟之间的频率关系
D.尽量将异步逻辑和同步逻辑剥离开,分别在不同的模块中实现
- 8.Moore状态机和Mealy状态机的差异在()是否相关。
A.状态和输入信号
B.输出信号和状态
C.输出信号和输入信号
D.状态和输出信号
- 9.计算机执行程序时,在()的控制下,逐条从内存中取出指令、分析指令、执行指令。
A.控制器
B.运算器
C.存储器
D.I/o设备
- 10.相互间相位固定且频率相同的时钟就是同步时钟()
A.正确
B.错误
- 11.下面的verilog代码:
timescale 1ns/100ps
initial clk=1’b0
always #100clk<= ~clk;
产生的时钟频率是:()
A. 5MHz
B. 10 MHz
C. 100MHz
D. 50MHz
*12.如果该class会被继承,则该class所有定义的function/task都需要加virtual()
A.正确
B.错误
B 不用加,加了是为了防止修改内部值
参考
- 13.bit、logic、reg都是4态数据类型
A.正确
B.错误
- 14.关于亚稳态,以下说法错误的是()
A.亚稳态出现的概率与器件工艺,时钟频率等有关系
B.亚稳态打两拍就可以消除
C.数字系统中,信号无法满足setup和Hold时容易出现亚稳态
D.当一个触发器进入亚稳态,既无法准确预测寄存器的输出电平,也很难预测何时输出才能稳定在某个正确的电平上
- 15.对于相同位数输入的变量比较器,大于和小于的面积是一样的
A.对
B.错误
- 16.以下说法关于低功耗的说法不正确的是:
A.采用合理的power gating方案可以降低功耗。
B.clock gating可以降低芯片功耗
C.通过降低数据的翻转率可以降低功耗。
D.无论设计大小,一律采用先进工艺。
- 17.在System Verilog中,调用$write可以自动地在输出后进行换行。
A.正确
B.错误
18.有如下代码
class C1;
rand int m;
constraint c1_ cons { m<=10;}
endclass
class C2 extends C1;
constraint c1_cons { m>=10;}
endclass
- 以代码最终实现的约束效果是()
A.m>=10
B.m<=10
C.m=10
D.解约束失败
- 19.CPU流水线级数越多,CPU每周期处理的指令数就越多()。
A.正确
B.错误
B 单周期CPU正确,多周期CPU每周期的指令数和很多因素有关,故X
- 20.下列哪项不属于动态功耗? ()
A.电路短路功耗
B.电路翻转功耗
C.二极管反向电流引起的功耗。
- 21.数字电路中用“1”和“0”分别表示两种状态,二者无大小之分()
A.正确
B.错误
- 22.芯片的某条时序路径的保持时间不满足,可通过降低工作频率来满足保持时间()。
A.正确
B.错误
- 23.异步处理电路中,两级触发器同步方法可以确保第二级寄存器的输出不出现亚稳态。
A.正确
B.错误
- 24.一个十进制数-3,定点位宽为4bit,在Verilog语言中分别用2进制补码表示为
A.4’b1100
B.4’b1101
C.4’b1011
D.4’b0011
- 25.systemverilog中类默认的成员属性是()
A.private
B.public
C.automatic
D.local
- 26.格雷码的异步处理可以采用直接打拍的方式,在STA时不需要特殊检查()
A.正确
B.错误
27.电路和波形如图,正确输出的波形是()
1
28.某包处理器的工作时钟为125MHz,在正常工作时,它可以每32个时钟周期处理个64字节的以太包。则该包处理器的处理性能是() .
A.2G bps
B.4G bps
C.1G bps
D.250M bps
- 29.在同步电路设计中,逻辑电路的时序模型如下:
T1为触发器的时钟端到数据输出端的延时,T2和T4为连线延时,T3为组合逻辑延时,T5为时钟网络延时:
假设时钟clk的周期为Tcycle;
假设Tsetup. Thold分别为触发器的setup time, hold time.
那么,为了保证数据正确采样(该路径为multi-cycle路径),下面哪个等式必须正确:()
A.T1+T2+T3+T4<Tcycle- Tsetup +T5,T1+T2+T3+T4>Thold
B.T1+T2+T3+T4+T5<Tcycle- Tsetup,T1+T2+T3+T4>Thold
C.T1+T2+T3+T4<Tcycle- Tsetup,T1+T2+T3+T4+T5>Thold
D.T1+T2+T3+T4<Tcycle- Tsetup+T5,T1+T2+T3+T4>Thold+T5
- 30.为什么数字电路系统中只使用二进制?
A.自然界的本质决定
B.比十进制更简单
C.晶体管的特性决定
D.其他都正确
多选题:
- 1.电路设计中需要关注PPA,分别指( )
A.功耗
B.性能
C.面积
D.成本
- 2.下述关于覆盖率收集结果的描述正确的是( )
A.代码覆盖率高、功能覆盖率低,需要加强功能点的覆盖
B.代码覆盖率低、功能覆盖率高,往往是一个危险信号,说明功能覆盖率建模还不完善
C.功能覆盖率达到100时,代码覆盖率一定已经全部覆盖
D.代码覆盖率高,功能覆盖率高,往往标志验证正处于收敛状态,需要加强各边界点和异常点的测试
- 3.在设计中,可以被用于进行不同时钟域隔离的memory类型为( )
A. two-port Register File
B. single-port Register File
C. single-port RAM
D. dual-port RAM
- 4.芯片的工作条件主要是指()
A.工艺
B.电压
C.温度
D.湿度
- 5.以下哪几种因素会影响芯片的静态功耗( )
A.工作电压
B.负载电容
C.工作温度
D.翻转活动因子
E.工艺
- 6.下面哪些语句是不可综合的( )
A. generate
B. always
C. time
D. initial
E. delays
- 7.在IC设计中,复位设计面临的主要问题包括( )
A.时钟域的同步
B.去毛刺
C.可否做STA检查
D.对时钟的依赖程度
- 8.下面关于always语句的使用描述正确的是( )
A.在组合always模块中使用阻塞赋值语句
B.在时序always模块中使用非阻塞赋值语句
C.避免在组合always模块中敏感信号列表中缺少信号
D.避免敏感信号列表中出现冗余信号
- 9.125MHz时钟域的多bit信号A[127:0]需要同步到25MHz时钟域,可能使用的同步方式有( )
A.双向握手
B. DMUX
C.打三拍
D.异步FIFO
- 10.某个时钟域的建立时间要求是3ns,保持时间要求是3ns,那么如下几个寄存器,存在时序收敛问题的是:
A.数据在一个时钟周期内的连续稳定时间为6ns,且数据在触发器时钟有效沿前,保持稳定不变的时间为4ns,
B.数据在一个时钟周期内的连续稳定时间为8ns,且数据在触发器时钟有效沿前,保持稳定不变的时间为4ns,
C.数据在一个时钟周期内的连续稳定时间为8ns,且数据在触发器时钟有效治前,保持稳定不变的时间为2ns,
D.数据在一个时钟周期内的连续稳定时间为6ns,且数据在触发器时钟有效沿前,保持稳定不变的时间的2ns,
IC笔试:海思提前批数字芯片笔试相关推荐
- 【开卷】第一期(下) 海思提前批数字芯片笔试(带解析)
2022届的IC招聘,也来的太早了一些.应届生们刚刚办理完入职,各个企业的提前批招聘就突然启动.颇有秋招变夏招的架势.伴随着更多的非科班同学的转行,卷起来已成必然.而各个企业涉猎广泛的笔试题更是打了刚 ...
- 数字ic2020海思提前批
单选(2分) 1.关于亚稳态的描述错误的是() A.多用几级寄存器打拍可以消除亚稳态. B.亚稳态是极不稳定的,理论上来讲处在亚稳态的时间可以无限长. C.亚稳态稳定到0或者1,是随机的,与输入没有必 ...
- 寒武纪与华为海思分庭抗礼:中立芯片公司的成人礼
图源:寒武纪官网 作者 | 吕梦 来源 | 猎云网(ID:ilieyun) 摆脱对大客户的依赖的最好办法,就是找到很多个大客户. 因为"抢跑"科创板,寒武纪失去华为这个大客户的隐忧 ...
- 华为电视再传消息,海思正在研发相关芯片
供应链消息称,电视终端产品作为继智能手机之后的第二大应用市场. 最近,关于华为要做电视的传闻甚嚣尘上,一边是华为消费者业务CEO余承东否认华为做电视,另一边又是供应链消息打脸.据台湾当地媒体25日的报 ...
- 华为海思 汉邦高科_人工智能芯片行业发展分析报告_全球人工智能芯片行业市场前瞻与投资战略规划分析报告-前瞻产业研究院...
第1章:中国人工智能芯片行业发展综述 1.1 人工智能芯片行业概述 1.1.1 人工智能芯片的概念分析 1.1.2 人工智能芯片的特性分析 (1)按照技术架构分类 (2)按照功能分类 (3)按照运用场 ...
- 紫光展锐2021数字芯片笔试
紫光展锐2021数字芯片笔试题 一.单选题 A,计算过程参考CRC计算原理介绍 B,删除命令的常用用法:rm -rf ./file.txt,mkdir是新建文件夹(目录),mv是移动文件(重命名) 不 ...
- 数字ic笔试2022小米提前批
单选题 (3分) 1.当一个乘法器需要10个cycle才能完成计算任务,对其需要设置multicycle,setup会设置为10,hold设置为() A.9 B.不需要设置 C.10 D.1 解.A ...
- 08.01大疆创新2022数字芯片笔试
亲爱的大疆你考的这都是啥 单选题(共11道题) 1.[单选题]下列关于stuck-at故障模型描述错误的一个是: A.组合逻辑上的Fault点可以做故障合并 B.用于覆盖内部得时序故障 C.正常Cap ...
- 海思Hi3536处理器参数/芯片详细介绍
Hi3536是针对多路高清或多路D1 NVR产品应用开发的专业高端SoC.Hi3536内置高性能A17处理器和具有高达16路1080p 解码能力的多协议视频解码引擎,集成了多项复杂图像处理算法的高性能 ...
最新文章
- Matplotlib三维绘图,这一篇就够了
- Python修行之字符串(一):连接、切割、大小写、排版
- hexo定制个人博客matery主体打开公式渲染
- Extjs EditorGridPanel中ComboBox列的显示问题
- 重磅合集 | 31 篇技术文章,带你从零入门 K8s (留言赠书)
- java web 之间通信,【Java】Web发展中通信的方式有哪些呢?
- 前端学习(2216):react元素渲染
- 酷客多小程序实现小程序之间跳转功能,让小程序玩出新花样
- 深入理解Hadoop之HDFS架构
- (软件工程复习核心重点)第三章需求分析习题
- oracle定时关闭job,Oracle job定时操作
- 了解更多关于11gR2 diskmon
- IndexedBD的一些心得(总结)
- 【Python工具】Python版本的天眼查,是不是就很nice啦 | 附带源码
- Matplotlib 设置支持中文的默认字体
- Unity3D中的动态字体和静态字体
- 前端开发知识点整理(1)—网络—秋招/春招/实习/工作
- 常用图像增强算法实现——直方图均衡
- spring_day01 demo代码
- 详解T507 核心板引脚功能修改指引-飞凌嵌入式
热门文章
- 2021年50多家互联网大厂中秋礼盒PK!
- Qt编写安防视频监控系统39-onvif图片参数
- js切割字符串,提取字符串的参数对象(举例针对url)
- java生成word文档freemarker
- HK9001电子烟/雾化器/补水仪/喷雾器/微孔雾化片驱动专用芯片 (
- python玫瑰花数量的含义_玫瑰数量的含义
- 操作系统之处理机调度
- java中怎么写一个返回按钮_java – 在表中实现一个按钮,该按钮使用Thymeleaf和Spring Boot从表中返回数据...
- ODBC、OLEDB、ADO
- python制作图片_用python 制作图片转pdf工具