北京科技大学计算机科学与技术考研真题及答案.pdf

更多资料请到易研官网 下载 北北京京科科技技大大学学 20142014 年硕士学位研究生入学考试试题年硕士学位研究生入学考试试题 试题编号试题编号869869试题名称试题名称计算机组成原理计算机组成原理(共(共 9 9 页)页) 适用专业适用专业计算机科学与技术、软件工程、计算机技术(专业学位)计算机科学与技术、软件工程、计算机技术(专业学位) 软件工程软件工程 (专业学位)(专业学位) 说明说明 所有答案必须写在答题纸上，做在试题或草稿纸上无效。所有答案必须写在答题纸上，做在试题或草稿纸上无效。 一、填空(满分填空(满分 40 分，每题分，每题 2 分)分) 1存储程序原理是指， 它是型计算机体系结构的核心思想。 2设浮点数长 16 位，高 8 位是阶码，含 1 位阶符，低 8 位是尾数，含 1 位数符， 阶码和尾数均用补码表示，基值(底)为 2，尾数为规格化、无隐藏位，机器数 为 FC60H 的十进制真值是，十进制真值 ll/128 的规格化浮点编码 是(16 进制助记形式) 。 3已知x补x0.x1x2.xn，则-x补_。 4设机器数长 8 位，定点小数，最高位是符号位， 128 23 的原码是， 64 35 的补码是。 5若浮点数格式中阶码的底一定，且尾数采用规格化表示法，则浮点数的表示 范围取决于的位数，而精度取决于的位数。 6半导体随机读写存储器包括_和，前者的速度比后者快， 但集成度不如后者高。 7存储系统中，CPU 能直接访问 和 ，但不能直接访问 磁盘和光盘。 8设主存储器容量为 64K32 位，则 CPU 中用做主存接口的寄存器 MAR 的位 数是，MBR 的位数是。 更多资料请到易研官网 下载 9中断周期前的 CPU 工作周期是，中断周期后的 CPU 工作周期是 。 10移码表示法主要用于表示，以利于在加减运算的操 作中比较大小。 11某机指令字长 24 位，定长操作码，共能完成 129 种操作，采用单地址格式 可直接寻址的范围是，采用二地址格式指令，可直接寻址范围是 。 12用 74181 和 74182 组成 64 位多重进位运算器，则需片 74181 和片 74182。 13寄存器间接寻址方式中，操作数存放在，寄存器中存放的 是。 14CPU 从取出一条指令并执行这条指令的时间称为。 15微程序中的微指令是指。 16当前正在执行的指令保存在 CPU 的寄存器中，运算结果 如溢出、为负、为零等状态标志保存在 CPU 的寄存器中。 17设相对寻址的转移指令占两个字节,第一字节是操作码，第二字节是用补码 表示的相对位移量，若转移指令地址为 200aH ，要求转移到 2002H ，则该转移 指令第二字节内容为。 18为运算器构造的简单性，运算方法中常采用加减法、乘除法或 补码乘除法。 19组合逻辑控制器的基本思想是某一微操作控制信号是译码输出， 信号和各种状态信号的逻辑函数。 20 组合逻辑控制器所采用的三级时序是指、和脉冲等三 级。 二、选择(满分选择(满分 30 分，每题分，每题 1 分)分) 1一个 8 位的二进制整数，若采用补码表示，且由 3 个“1”和 5 个“0”组成，则 最小值为。 A-127B-32C-125D-3 2下列数中最大的数是。 更多资料请到易研官网 下载 A100110012B2278C9816D15210 3若浮点数用补码表示，则判断运算结果是否为规格化数的方法是。 A阶符与数符相同为规格化数 B阶符与数符相异为规格化数 C数符与尾数小数点后第一位数字相异为规格化数 D数符与尾数小数点后第一位数字相同为规格化数 4假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是 。 A11001011B11010110C11001001D11000001 5计算机的存储器采用分级方式是为了。 A减少主机箱的体积 B解决容量、速度、价格三者之间的矛盾 C存储大量数据方便 D操作方便 6下面所述不正确的是。 ARAM 可随机存取信息，掉电后信息丢失 B访问 RAM 时，访问时间与单元的物理位置无关 C内存中存储的信息均是不可改变的 D随机存储器和只读存储器可统一编址 7 某计算机字长32位， 存储容量为4MB， 若按半字编址， 它的寻址范围是。 A4MB3MC2MD1M 8在定点二进制运算器中，减法运算一般通过来实现。 A原码运算的二进制减法器B补码运算的二进制减法器 C补码运算的十进制加法器D补码运算的二进制加法器 9在向下生成的堆栈中，如果入栈指令 PUSH X 的操作定义为SP SP1， MSP MX，则出栈指令 POP X 应定义为。 ASPSP-1，MXMSPBSPSP1，MXMSP CMXMSP，SPSP-1DMXMSP，SPSP1 10以下四种类型指令中，执行时间最长的是。 更多资料请到易研官网 下载 ARR 型BRS 型 CSS 型DSR 型 11微程序控制器中，机器指令与微指令的关系是。 A每一条机器指令由一条微指令来执行 B每一条机器指令由一段微指令编写的微程序来解释执行 C每一条机器指令组成的程序可由一条微指令来执行 D一条微指令由若干条机器指令组成 12从控制存储器中读取一条微指令并执行相应操作的时间叫 ACPU 周期B微周期 C时钟周期D机器周期 13挂接在总线上的多个部件。 A只能分时向总线发送数据，并只能分时从总线接收数据 B只能分时向总线发送数据，但可同时从总线接收数据 C可同时向总线发送数据，并同时从总线接收数据 D可同时向总线发送数据，但只能分时从总线接收数据 14单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外， 另一个常需采用。 A堆栈寻址方式B立即寻址方式 C隐含寻址方式D间接寻址方式 15同步控制是。 A只适用于 CPU 控制的方式 B只适用于外围设备控制的方式 C由统一时序信号控制的方式 D所有指令执行时间都相同的方式 16为了便于实现多级中断，保存现场信息最有效的办法是采用。 A通用寄存器B堆栈C存储器D外存 17下面浮点运算器的描述中正确的句子是。 A尾数部件只进行乘法和除法运算 B阶码部件可实现加、减、乘、除四种运算 更多资料请到易研官网 下载 C阶码部件只进行阶码相加、相减和比较操作 D尾数部件只进行乘法和减法运算 18在定点数运算中产生溢出的原因是。 A运算过程中最高位产生了进位或借位 B参加运算的操作数超出了机器表示的范围 C寄存器的位数太少，不得不舍弃最低有效位 D运算的结果超出了机器的表示范围 19在浮点数加减法的对阶过程中，。 A将被加(减)数的阶码向加(减)数的阶码看齐 B将加(减)数的阶码向被加(减)数的阶码看齐 C将较大的阶码向较小的阶码看齐 D将较小的阶码向较大的阶码看齐 20四片 74181 和 1 片 74812 器件相配合，具有如下进位传递功能。 A串行进位B组内先行进位，组间先行进位 C组内先行进位，组间串行进位D组内串行进位，组间先行进位 21指令系统采用不同寻址方式的目的是。 A实现存贮程序和程序控制。 B缩短指令长度，扩大寻址空间，提高编程灵活性。 C可直接访问外存。 D提供扩展操作码的可能并降低指令译码的难度。 22系统总线地址的功能是。 A选择主存单元地址 B选择进行信息传输的设备 C选择外存地址 D指定主存和 I / O 设备接口电路的地址 23算术右移指令执行的操作是。 A符号位填 0，并顺次右移 1 位，最低位移至进位标志位 B符号位不变，并顺次右移 1 位，最低位移至进位标志位 C进位标志位移至符号位，顺次右移 1 位，最低位移至进位标志位 更多资料请到易研官网 下载 D符号位填 1，并顺次右移 1 位，最低位移至进位标志位 24某寄存器中的值有时是地址，因此只有计算机的才能识别它。 A译码器B判断程序C指令D时序信号 25在虚拟存贮器中，当程序正在执行时，由完成地址映射。 A程序员B编译器C装入程序D操作系统 26周期挪用方式常用于方式的输入/输出中 。 ADMAB中断C程序传送D通道 27至今为止，计算机中的所有信息仍以二进制方式表示的理由是。 A节约元件B运算速度快 C物理器件的性能决定D信息处理方便 28下列叙述中正确的是。 A只有 I/O 指令可以访问 I/O 设备。 B在统一编址下，不能直接访问 I/O 设备。 C访问存储器的指令一定不能访问 I/O 设备。 D在具有专门 I/O 指令的计算机中，I/O 设备才可以单独编址。 29在各种 I/O 方式中，中断方式的特点是。 ACPU 与外设串行工作，传送与主程序串行工作。 BCPU 与外设并行工作，传送与主程序串行工作。 CCPU 与外设串行工作，传送与主程序并行工作。 DCPU 与外设并行工作，传送与主程序并行工作。 30 某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用分段 直接编码法，共有 26 个微命令，构成 4 个互斥类，分别包含 3、5、12 和 6 个微 命令，则操作控制字段至少有位。 A4B12C15D26 三、简答题(满分简答题(满分 30 分，每题分，每题 5 分)分) 1什么是软件与硬件的逻辑等效性，并举出两个实例。 2画出微程序控制器的构成框图，并说明各部分的功能。 3某四位加法器的四位进位信号分别为 C4、C3、C2、C1，低位来的信号为 C0， 请分别按下述两种方式写出 C4、C3、C2、C1的逻辑表达式。 更多资料请到易研官网 下载 (1) 串行进位方式(2) 并行进位方式 4当指令系统和数据通路结构确定后，给出组合逻辑控制器的设计步骤。比较 组合逻辑控制器和微程序控制器的特点。 5以打印机输出为例说明中断的全过程，并比较中断方式和 DMA 方式的特点。 6比较 Cache 和虚拟存储器，说明它们的相似点与不同。 四、综合题(共综合题(共 50 分)分) 1 (6 分) (1)定点补码加减运算溢出判断的三种方法是什么分别列出逻辑表 达式并加以说明。 (2)已知机器字长 8 位，x - 0.0111100，y 0.1100100，求x补，-x补，y补， -y补，x y ，x - y 要求给出运算器的计算过程，并用溢出判别方法判断 结果是否溢出。 2 (4 分)已知 X0.1010,Y-0.1101,用原码一位乘法计算 X*Y其中寄存器、 加法器的宽度均为 4 位，要求写出详细计算过程与说明。 解 X原Y原 X*Y原X*Y 实现的具体过程 C进位 触发器 P部分积 寄存器 Y除数 寄存器 说明 3 (6 分)已知 X -0.0110101211，Y 0.11001002-11(此处数均为二进制) 。 浮点数阶码用 4 位移码，尾数用 8 位补码表示(含符号位) ， (1)写出 X，Y 的浮点数表示(要求格式 数符 阶码 尾数) 。 (2)计算 XY，要求给出运算过程(舍入采用 0 舍 1 入法) 。 (3) 如何判断浮点补码加减运算是否溢出并说明发生溢出时如何处理并判断 上述运算结果是否溢出。 更多资料请到易研官网 下载 4 (7 分)有一个全相联 Cache 系统，Cache 由 8 个块构成，CPU 送出的主存地 址流序列分别为14、18、14、18、8、4、8、10，求 (1)每次访问后，Cache 的地址分配情况。 (2)当 Cache 的容量换成 4 个块，地址流为 6、15、6、13、11、10、8、7 时， 求采用先进先出替换算法的相应地址分配和操作。 53 分设指令字长为 16 位, 每个操作数的地址码为 6 位, 指令有零地址、一地 址、二地址 3 种格式。 (1)设指令系统的操作码长度和位置固定，若零地址指令有 M 种，一地址指令 有 N 种，则二地址指令最多有几种 (2)采用扩展操作码技术，二地址指令最多有几种 (3)采用扩展操作码技术，若二地址指令有 P 条，零地址指令有 Q 条，则一地 址指令最多有几种 6 (6 分)设某机存储字长、指令字长和机器字长均相等，该机的指令格式如下 OP 5 M 3 A 8 其中，A 为形式地址，补码表示(包括一位符号位) ；M 为寻址方式， M0 立即寻址； M1 直接寻址(此时 A 视为无符号数) ； M2 间接寻址(此时 A 视为无符号数) ； M3 变址寻址(A 为位移量，变址寄存器为 Rx) ； M 4 相对寻址。 求 (1)该指令格式能定义多少种不同的操作立即寻址操作数的范围是多少 (2)写出各种寻址方式(M1、2、3、4)计算有效地址的表达式。 (3)当 M1、2、4 时，能访问的最大主存空间为多少机器字 7(8 分) 某半导体存储器容量 4K8 位。 其中固化区 2K8 位 (低地址) ， 用 1K8 位的 EPROM 芯片组成；随机读写区 2K8 位(高地址) ，由 2K4 位的 SRAM 芯片组成。地址总线 A11A0，双向数据总线 D7D0，/R W 控制读写。试问 (1)数据缓冲寄存器多少位地址寄存器多少位 (2)二种芯片各需多少片求每片芯片的片选逻辑式与地址分配完成下表。 更多资料请到易研官网 下载 (3)设计并完成该存储器逻辑图，注明芯片与地址总线、数据总线和/R W 信号线的联结，并实现片选逻辑。 芯片 编号 芯片 类型 芯片 容量 芯片 地址 片选逻辑 表达式 地址范围 1EPROM1KA9A0CS1 2CS2 3CS3 4CS4 逻辑图 D7D4 D3D0 /R W 地址 A11A0 8 (10 分)某计算机的数据通路如下图所示，其中 M主存，MBR主存数据 寄存器，MAR主存地址寄存器，R0R3通用寄存器，IR指令寄存器，PC 程序计数器(具有自增能力) ，C、D暂存器，ALU算术逻辑单元，移位器 左移、右移、直通传送。所有双向箭头表示信息可以双向传送。 请按数据通路图画出下列指令的指令周期流程图 (1)MOVR1，-R2，指令功能是R2-1R2，R2R1。 (2)ADDR1，R2，指令功能是R1R2R1，R21R2。 移位器 ALU IR PC C D R0 R1 R2 R3 MBR MAR M AB 1 1