Vivado工程清除中间文件

清除中间文件

为了git工程，想把工程的中间文件删除一下

reset_project -help
reset_project
Description:
Reset current project
Syntax:
reset_project [-exclude_runs] [-exclude_ips] [-exclude_sim_runs] [-quiet]
[-verbose]
Usage:
Name Description
[-exclude_runs] Do not reset runs
[-exclude_ips] Do not reset ips
[-exclude_sim_runs] Do not reset simulation runs
[-quiet] Ignore command errors
[-verbose] Suspend message limits during command execution

原工程大小
2个IP，FFT和RAM
100M+(下述单位皆为M)

reset_project后
28+

reset_simulation后
27+

run simulation（modelsim）后
80+
中间花费大量时间，对IP进行综合

reset_project -exclude_ips
78+

此时run simulation（modelsim）秒开

清除失效文件

remove_files [get_files -filter {IS_AVAILABLE == 0}]
https://www.zhihu.com/question/316037507

Vivado禁用备份文件

https://bbs.elecfans.com/jishu_1705120_1_1.html

Vivado Design Suite Tcl Command Reference Guide

这是最权威的官方手册

Vivado工程清除中间文件相关推荐

基于Tcl脚本生成Vivado工程及编译
Tcl脚本简介 Tcl--Tool Command Language(读作tickle),诞生于80年代的加州大学伯克利分校,作为一种简单高效可移植性好的脚本语言,目前已经广泛应用在几乎所有的EDA工 ...
Xilinx Vivado2020.2创建MicroBlaze工程生成xsa文件
本教程以Xilinx VCU108 Evaluation Board为例,讲解用Xilinx Vivado 2020.2创建MicroBlaze软核工程,并生成xsa文件 MicroBlaze 是基于 ...
vivado中bit文件怎么没有生成_「超实用」一分钟学会用最小存储空间保存Vivado工程...
在平常调试FPGA的过程中,大家会发现Vivado工程动辄数百兆大小,甚至几个G都很常见.如果调试的版本过多,就连几个T的硬盘也不够用.怎么办呢?其实,Vivado自带了一种使用tcl命令保存viva ...
Vivado工程路径太长导致不能生成bit文件
1.1 Vivado工程路径太长导致不能生成bit文件 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)Vivado工程路径太长导致不能生成bit文件: 5)结束语. 1 ...
Vivado 工程文件的结构
project_name.cache:Vivado 软件的运行缓存 project_name.hw:所有波形文件 project_name.ip_user_files:用户关于 IP 的文件 proj ...
xilinx Vivado的使用详细介绍（2）：创建工程、添加文件、综合、实现、管脚约束、产生比特流文件、烧写程序、硬件验证
xilinx Vivado的使用详细介绍(2):创建工程.添加文件.综合.实现.管脚约束.产生比特流文件.烧写程序.硬件验证 Author:zhangxianhe 新建工程打开Vivado软件,直接 ...
【第一季】CH07_FPGA_RunLED创建VIVADO工程实验
[第一季]CH07_FPGA_RunLED创建VIVADO工程实验 7.1 硬件图片先来熟悉一下开发板的硬件:LED部分及按钮部分 7.2 硬件原理图 PIN脚定义(讲解以MIZ702讲解,MIZ7 ...
使用tcl 创建vivado工程
使用tcl 创建vivado工程 ubuntu 下vivado 运行tcl脚本 ubuntu 下vivado 运行tcl脚本 vivado -source xxx.tcl #creat_xilinx_ ...
Verilog0.2：跑通第一个Vivado工程
Verilog0.2:跑通第一个Vivado工程在本文中,你将能学会: 学会基本使用Vivado 学会一些FPGA开发中的基本概念用VScode代替Vivado写代码接触到管脚约束及其细节文章 ...
【懒人专用】Python实现Modelsim独立仿真Vivado工程的自动化脚本
引言有两种方法可以使用 Modelsim 对 Vivado 工程进行仿真,即级联仿真和独立仿真. 级联仿真就是通过设置使 Vivado 调出 Modelsim 仿真界面并启动仿真,这种 ...