FPGA｜Signal Tap抓取波形

本篇内容包括两部分：
1、介绍一下Signal Tap如何抓取波形。
2、以刚做完的实验为例（实现四个数码管以1HZ的频率进行跳变，从“0000”～“EEEE”一共16个状态的循环跳变），观察SignalTap波形抓取结果，并分析一下实验中遇到的问题以及解决办法。实验代码和BDF原理图会在篇末给出。

1 SignalTap如何抓取波形

编译无误且programming到板子上结果正确后，点击File→New…→SignalTap II Logic Analyzer File→OK

下面逐一对SignalTap页面进行功能及其相应的配置方法介绍。
①在setup页面的右上角 Hardware那栏点击 setup… ，在弹出的框框里Current selected hardware 的下拉菜单中选择USB-Blaster→Close
②Device 那栏会显示你的芯片型号，点击Scan Chain会自动扫描。如图显示的是我板子的型号EP3C16。
③在SOF Manager 那一栏点击**…** 按键，在弹出的框框里选择生成的 .sof 文件 →打开 →点击左侧带有箭头的蓝色小图标 进行烧录。
Signal Configuration板块：
①Clock：点击右侧的 … 按钮 → 在弹出框框里 Filter的下拉菜单里选择Design Entry(all name)→ 点击list，可以看到 Nodes Found下面的方框□里列出了project里所有的管脚→选中clk（也就是我们定义的时钟）→ 点击＞（位于Nodes Found和Selected Nodes两栏中间那里），在Selected Nodes里会看到刚刚选择的clk →OK
②Sample depth 表示采样深度（从0～128k），表示采取多少个样点，可以在下拉菜单里进行设置。

segmented（分段采样模式）：如果想要通过segmented触发-捕获模式进行波形抓取，可以勾选上。在它的下拉菜单里有很多选项，这里以其中一个为例进行解释，如2 256sample segment的含义是分成2段，每段采样256个样本。
③也可以选择storage qualifier → type （循环采样模式），包括多种方式：continuous（连续采样）、……。一般选择continuous。
Trigger
①Trigger flow control（触发流程控制）有两个选项：“Sequential”(顺序的)、“State-based”（基于状态的）
②Trigger position（触发位置）：有三个选项：“Pre trigger position”（触发位置在前面）、Center trigger position（触发位置在中间）、Post trigger position（触发位置在后面）

③Trigger Conditions（触发条件）（这个还不太会用……以后写）
在 trigger一栏双击，在弹出框里，Filter选择Design Enty(all names)→ 点击 list→ 在Nodes Found里选择想要观察的引脚 → 点击＞，在Selected Nodes里面会看到刚刚选中的引脚 →OK。这时就会在这个trigger下的框里看到刚刚选出来的引脚。选中想要观察的引脚 → 鼠标

FPGA｜Signal Tap抓取波形相关推荐
1. Keil虚拟仿真逻辑仪及SaleaeLogic16抓取波形进行协议分析
  Keil虚拟仿真逻辑仪及SaleaeLogic16进行波形分析一.Keil虚拟仿真 1.端口参数设置 2.观察结果并分析二.SaleaeLogic16逻辑仪抓取与分析 1.Logic的安装 2.逻 ...
2. 基于stm32移植uC/OS-III以及使用Keil仿真和逻辑分析仪抓取波形
  文章目录一. 认识uC/OS-III 二. 将uCOSIII源码移植到STM32F103C8T6 1. 使用CubeMX建立STM32F103C8T6HAL库 2. 准备工作 (1)获取uC/OS- ...
3. python fpga chips_FPGA实现USB2.0同步读数据传输且用chipscop抓取波形（3）
  上一节实现了USB2.0 基于FPGA的同步写递增数据的操作,本节即实现简单的USB读取数据,所读取的数据使用黑金AX516开发板配套的EZ-USB.如果使用其他的上位机可能会导致电脑识别不了AX51 ...
4. 逻辑分析仪抓取波形参数设置
  在抓取id卡数据线波形时,出现很多纳秒级别的脉冲,影响观看,把sample rate从40M/s降为2M/s,效果好多了.
5. vivado下使用ILA抓取波形
  第一部分:RTL设计在RTL中想要抓取的信号前加上(*keep = "TRUE"*)例如想要抓取cnt信号: (*keep = "TRUE"*)reg [3: ...
6. FPGA(二) 边沿抓取
  如上图所示,clk为时钟信号,我们想要抓取T信号的边沿,具体该怎么操作呢? 结论: ①首先定义两个寄存器 d1.d2 并将x0时刻的T信号状态赋给 d1,即 d1 <= T. ②然后将 d1的状 ...
7. Vivado抓取信号
  前言1111 FPGA调试需要抓取特定信号,一个直观的思路是:保存抓取的信号,事后分析/ 或者导出实测数据,用作后续算法仿真验证. 本文简要记录数据的导出及读取. 一.信号导出 (1)把想要观测的信 ...
8. FPGA上板流程Signaltap信号抓取
  一. FPGA上板流程(野火征途pro板) 1.板子注意插拔线顺序不要带电插拔JTAG线拔线时,先断板子的电源,然后断USB口,最后断JTAG线插线时,先JTAG线,然后USB口,最后板子上电, ...
9. 机器视觉 | FPGA | 基于Camera Link的帧抓取和图像处理功能板卡——HawkEye-CL
  HawkEye-CL Camera Link帧抓取和图像处理系统 HawkEye-CL 帧捕获和实时图像处理系统提供了支持最苛刻的视觉和成像应用所需的核心基础设施.HawkEye系列提供了许多选项来满 ...
最新文章
热门文章

FPGA｜Signal Tap抓取波形

1 SignalTap如何抓取波形

FPGA｜Signal Tap抓取波形相关推荐

最新文章

热门文章