章节

  • 后仿中做ZD仿真的目的
  • 后端插入的clk_gating单元对于ZD后仿的影响
  • 解决的方法

后仿中做ZD仿真的目的

ZD相比于SDF仿真具有仿真速度快的优点,在进行SDF仿真前,通过运行ZD仿真可以发现验证环境及一些验证case不完善的地方,例如MEM库单元使用错误,force信号路径错误等问题

后端插入的clk_gating单元对于ZD后仿的影响

后端工具在综合实现过程总会自动插入clk_gating单元,这些clk_gating就会使得原本直接使用端口clk的寄存器单元实际使用的是经过一些门控单元的时钟,如果一个寄存器的D端信号来自于端口clk时钟域,而自身的clk又是来自经过门控单元的clk,就会存在delt cycle的问题,即D端实际是应该晚于clk上升沿的,但在ZD情况下,由于不存在门延迟,但是仿真工具会根据信号经过的门逻辑去判断各个信号间的先后关系,导致出现D端信号早于clk上升沿有效,进而导致Q端输出早一拍有效,最终导致逻辑功能异常。如下图所示,

如果使用vcs 的expand delta功能就可以很容易发现上述信号变化的信后顺序,如下图所示,

解决的方法

使用VCS仿真时,可以在elab选项中增加**-add_seq_delay**选项,从而保证对于UDP存在一个极小的delta延迟,避免上述问题发生。
根据vcs手册描述该参数的需要主义的是:

  • 只做用于UDP的时序单元
  • 只作用于UDP中没有delay延时的单元,如果UDP中已经有明确的延时,该选项会被忽略

关于后仿的一些参数可以参考如下文章:
https://blog.csdn.net/yumimicky/article/details/124548631

后仿Zero Dealy环境中对于clk gating单元的处理相关推荐

  1. TCP与UDP协议初步学习——网络环境中分布式进程通信的基本概念

    TCP与UDP协议初步学习--网络环境中分布式进程通信的基本概念 一.单机系统中进程通信方法 进程和进程通信是操作系统中最基本的概念,首先通过回忆操作系统课程中,关于单击系统中进程和进程通信的问题描述 ...

  2. dst matlab,DSTcode DST跟踪算法MATLAB代码,复杂环境中仿多目标 实现的单 Other systems 其他 272万源代码下载- www.pudn.com...

    文件名称: DSTcode下载  收藏√  [ 5  4  3  2  1 ] 开发工具: matlab 文件大小: 82 KB 上传时间: 2017-03-17 下载次数: 0 提 供 者: Mar ...

  3. perl脚本提取后仿中的notimingcheck路径

    文章目录 前言 一.perl脚本提取后仿中的notimingcheck路径 总结 前言 在我们进行IC数字后仿过程中,需要先加上-nonotifier选项,让仿真遇到违例后,先不产生叉态,保证仿真正常 ...

  4. 面试问题-理解数字后仿,其次针对性理解数字后仿中的sdf文件(约束文件)的作用

    理解数字后仿,其次针对性理解数字后仿中的sdf文件(约束文件)的作用 1)什么是sdf文件 2)如何反标sdf文件? 1,什么是数字后仿? 2,什么是门级网表? 3,什么是sdf文件 4,如何反标sd ...

  5. 一文讲透芯片后仿中的SDF

    SDF文件是在vcs/nc-verilog后仿真运行时将STD/IO/Macro门级verilog中specify的延迟信息替换为QRC/Star-RC抽取的实际物理延迟信息,如果SDF文件的条件信息 ...

  6. PVT的理解和以及它们在后仿/功耗仿真中的注意点

    PVT(process, voltage, temperature)是影响集成电路性能的主要因素. P是指芯片制造过程中的工艺偏差,在不同晶体管/晶片/批次之间,NMOS或PMOS的驱动能力(有时也理 ...

  7. ASIC验证,关于后仿那些事

    1. 什么是后仿? 后仿真也被称为时序仿真,或者门级仿真.当芯片在后端完成布局布线后,时序文件SDF文件,会被反标到网表文件上,那么此时针对带有时序信息的网表进行仿真,称为后仿真. 2. 后仿真有何用 ...

  8. UVM环境中reset复位的处理

    文章目录 前言 一.单独处理reset复位信号 1.1 复位agent的实现 1.2 复位transaction和interface 1.3 environment 1.4 复位sequence 1. ...

  9. 如何在FPGA设计环境中加时序约束 SDC (Z)

    如何在FPGA设计环境中加时序约束     在给FPGA做逻辑综合和布局布线时,需要在工具中设定时序的约束.通常,在FPGA设计工具中都FPGA中包含有4种路径:从输入端口到寄存器,从寄存器到寄存器, ...

最新文章

  1. xmarin.android导航栏,android – 如何在xamarin表单中更改导航页面后退按钮
  2. 又一次内存分配失败(关于overcommit_memory)
  3. [推荐算法]ItemCF,基于物品的协同过滤算法
  4. 【LeetCode-面试算法经典-Java实现】【054-Spiral Matrix(螺旋矩阵)】
  5. 转-httpd 2.4.4 + mysql-5.5.28 + php-5.4.13编译安装过程
  6. 矩形做成翻页的效果html5,HTML5 在canvas中绘制矩形附效果图
  7. server如何调用 thrift_Thrift总结(二)如何快速创建自己的RPC服务
  8. mybatis_user_guide(2)mybatis3.4.0快速入门
  9. 为什么要使用反射机制
  10. Python 数据分析三剑客之 Pandas(四):函数应用、映射、排序和层级索引
  11. Efficient scaling in a Task-Based Game Engine
  12. 端到端测试哪家强?不容错过的Cypress
  13. ROS的学习(三)创建一个工作空间
  14. WCF中常用的binding方式
  15. [渝粤教育] 中国地质大学 大学英语(4) 复习题
  16. 2020第三届中青杯问题总结
  17. 中华石杉-- --消息队列的笔记
  18. 测试用例设计之正交试验
  19. 怎么戒网瘾?一个玩了上百款游戏的程序员告诉你有多少废话
  20. C语言随机产生26个大写字母

热门文章

  1. tar.gz解压操作
  2. OpenDaylight搭建集群
  3. 多媒体短信服务----MMS
  4. javascript 发送http请求
  5. JAVA计算机毕业设计垃圾分类网站Mybatis+系统+数据库+调试部署
  6. 蒸蒸日上的智能手机,国产手机却迎来寒冬,因为手机操作系统android太垃圾
  7. 2020年软考-信息系统项目管理师--基础知识精讲视频-任铄-专题视频课程
  8. DiskTool 分区助手 - 免费易用的中文版“无损分区魔术师”!(完美支持Win7/32与64位系...
  9. Mac 安装配置JDK14 并安装配置Intellij IDEA
  10. SQL SELECT语句