6.4.2.时序逻辑测试模块

一、实验目的
使初学者很快能够熟悉ModelSim的基本,功能,更详细的软件说明和应用举例讲在后续的章节中进行介绍。

二、实验工具
pc机和Quartur ii软件和modlsim软件。

三、实验代码

module p2s (data in,clock,reset,load, data out,done); input [3:0] data in;
input clock,reset,load;
output data out;
output done;
reg done;
reg [3:0]temp;
xeg [3:0] cnt;
always@ (posedge clock or posedge reset )
begin
if(reset)
begin
temp<=0；
cnt<=0；
done<=l;
end
else if(load)
begin
temp<=data in;
cnt<=0；
done<=0;
end
else if(cnt==3)
begin
temp <=(temp[2:0]，1'b0)；
cnt<=0；
done<=1;
end
else
begin
temp <=(temp[2:0],1'b0)；
cnt<=cnt+1;
done<=0;
end
end
assign data out=(done==1)?1'bz:temp(3]：
endmodule

module tbp2s;
reg [3:0) data in;
reg clock,reset, load;
wire data out;
wire done;
initial
begin
xeset=l;
#15 reset=0;
end
initial clock=1;
always #5 clocke-clock;
always @(done)
begin
if (done==1)
begin
data in=$random$16;
load=1;
end
else
begin
load=0;
end
end
always色(posedge clock)
if(load==1)
begin:dis
integer i；
i=3；
repeat (4)
begin
@(posedge clock)
if(data out==data inlil)
Sdisplay("Output Right!");
else
Sdisplay("Bed Output!data out= b,but
data_in[&dJ= b",data_out,i,data_in[i])；
i-i-1;
end
end
p2s ip2s(data_in,clock,reset,load, data_out, done)；
endmodiule

四、实验截图

五、实验视频
https://v.douyin.com/eq6HBVE/

6.4.2.时序逻辑测试模块相关推荐

南京邮电大学电工电子（数电）实验报告——组合逻辑电路时序逻辑电路
文章目录一.组合逻辑电路 (1)实验目的 (2)实验原理或设计过程 ①4选1数据选择器 ②3-8译码器 ③8-3优先编码器 ④十六进制七段LED显示译码器 (3)实验数据分析和实验结果 (4)仿真波 ...
KDD 2020 开源论文 | 图神经网络多变量时序预测
©PaperWeekly 原创 · 作者|马敏博学校|西南交通大学硕士生研究方向|命名实体识别本次分享的论文是 KDD 2020 的一篇工作,出发点是为了更好地建模多变量时间序列数据中成对变量之 ...
DTCC 2019 | 阿里云TSDB: 教你解锁时序时空数据库的种种黑科技
阿里云TSDB是阿里自研的一种高性能,低成本,稳定可靠的在线时序时空数据库产品.该产品统一了阿里巴巴集团90%以上的APM数据和事件型数据的存储和计算,并在广泛应用于外部的物联网,工业制造,电力,化工 ...
ICCV 2019 | ActivityNet 挑战赛冠军方案—时序动作提名，边界匹配网络详解
点击我爱计算机视觉标星,更快获取CVML新技术本文作者为百度视觉技术部林天威,转载自知乎Video Analysis 论文笔记专栏: https://zhuanlan.zhihu.com/p/754 ...
CVPR 2021 | 商汤提出最强时序动作提名修正网络：TCANet
点上方计算机视觉联盟获取更多干货仅作学术分享,不代表本公众号立场,侵权联系删除转载于:商汤学术 AI博士笔记系列推荐周志华<机器学习>手推笔记正式开源!可打印版本附pdf下载链接摘 ...
红外人体感应传感器SR602模块使用说明
一．HC-SR602模块红外人体感应传感器HC-SR602是基于红外线技术的自动控制模块,专用于感应周围人体的存在.该模块相较于HC-SR501,灵敏度较高,抗干扰能力大,且简单易用. 二.HC- ...
一种基于多维时序数据预测综合判定的方法（内存告警）
很多情境下,我们都会遇到收集的多维度的时序性的数据,比如运维中的主机各项指标数据,网页中的各项埋点数据等等.通常情况下通过某一指标上的时序预测结果与真实值的比较来判断这一指标是否稳定,这个常用方法的缺 ...
【汇总】行为识别、时序行为检测、弱监督行为检测、时空行为定位论文代码（持续更新！！！）
视频行为识别与轻量化网络的前沿论文.代码等 https://zhuanlan.zhihu.com/c_1207774575393865728 CVPR 2020 行为识别/视频理解论文汇总 https ...
【黑金动力社区】【FPGA黑金开发板】他和它的故事之模块的沟通
第四章 :模块的沟通 4.1 探索Start_Sig 和 Done_Sig 的协调性 Start_Sig 和 Done_Sig 是仿顺序操作中,是模块象征性的信号,如果掌握它们利用Verilog HD ...
NXP(imx8qxp)上android11的EG25-G(4G)模块调试记录
文章目录一.前期准备二.底层配置三.添加厂商提供的ril.so库四.添加对应的配置五.对应的报错解决 5.1 状态栏里面没有对应的 Mobile data SIM图标 5.2重复打印启动ri ...

6.4.2.时序逻辑测试模块

6.4.2.时序逻辑测试模块相关推荐

最新文章

热门文章