Block Design中各个模块的简要功能与接口介绍

	HR bank	HP bank	HD bank
全称	High Range	High Performance	High Desity
名称	高范围bank	高性能bank	高密度bank
电压范围	1.2~3.3V	1.0~1.8V	1.2~3.3V
接口速率		支持高速接口	支持低速接口

1.ZYNQ芯片中集成PS端与PL端，如下图所示：

2.有关block design中各个模块的定义与作用简介：

° AXI Register slices (for pipelining)用于流水线操作。
° AXI FIFOs (for buffering/clock conversion)用于缓存和时钟转换。
° AXI Interconnect IP and AXI SmartConnect IP (for connecting memory-mapped IP together)用于连接存储器映射的IP互连。
° AXI Direct Memory Access (DMA) engines (for memory-mapped to stream conversion)用于存储器映射和数据流接口的转换。
° AXI Performance Monitors and Protocol Checkers (for analysis and debug)用于分析仿真。
° AXI Verification IP (for simulation-based verification and performance analysis) 用于仿真验证

（0）ZYNQ7 processing system：

接口说明：

M_AXI_GP0_ACLK：M_AXI_GP0的时钟信号，可以将PS端的时钟提供给PL端使用

DDR：内存控制器输入/输出总线端口

FIXED_IO：PS连接外部IO的端口

M_AXI_GP0：PS与PL进行片上通信的AXI总线端口

FCLK_CLK0：PS部分的FCLK时钟端口

FCLK_RESET0_N：PS提供给PL的FPGA硬件复位端口

（1）Video In to AXI4-Stream:

Video In to AXI4-Stream IP核用于将视频源转换成AXI4-Stream接口形式，实现了接口转换。

Xilinx提供的许多视频处理核之间，都是利用AXI4-Stream视频流协议进行视频的传输的，也就是说其输入和输出都是AXI4-Stream接口（Slaver/Master）。

在系统之间，通常使用用于水平和垂直定时的显式消隐（Blank）和同步信号（sync）以及数据有效信号（valid）来传输视频。数字视觉接口（DVI）是这种传输模式的一个示例。 Video In to AXI4-Stream核将具有显式同步和定时的传入视频转换为AXI4-Stream Video协议，以与使用该协议的Xilinx视频处理IP核互联。

（2）VDMA(video direct memory access):

DMA英文全称是Direct Memory Access，意思是直接存储器访问。他的作用就是不需要经过CPU进行数据传输，为CPU减轻负担。也就是说，你只要使能并配置好了DMA，DMA就可以将一批数据从源地址搬运到目的地址去而不经过CPU的干预，这样可以为CPU节省好多精力去干更重要的事情。就像我们人一样，我们平常习惯性的动作是不用经过大脑思考的，比如说眨眼睛，呼吸等。DMA就是负责这些工作的，但它没人这么智能，需要将它设置好了它才会正常工作。

要进行数据传输就必须有两个条件：数据从哪传（源地址），数据传到哪里去（目的地址）。是的，DMA的确有这两项设置，通过软件设置，设置好源地址和目的地址。还有一个重要的条件就是触发源是什么，就是说什么时候进行DMA数据传输呢？这叫触发信号。也可以通过软件编程设置具体时间，具体条件来触发DMA数据传输。

VDMA就是Video的DMA，思路相同。

VDMA接口：

l AXI4-Lite接口（S_AXI_LITE）

l AXI4读接口（M_AXI_MM2S）

l AXI4写接口（M_AXI_S2MM）

l AXI4-Stream主接口（M_AXI_MM2S）

l AXI4-Stream从接口（S_AXI_S2MM）

前缀S_、M_分别表示Slave和Master；后缀MM2S、S2MM说明数据流向是从memory map到stream还是从stream到memory map。

信号名称	方向	详细描述
mm2s_fsync	Frame Sync	MM2S帧同步输入。使能该信号后，VDMA操作开始于fsync每个下降沿。该信号至少要持续一个m_axis_mm2s_aclk时钟周期
s2mm_fsync	Frame Sync	S2MM帧同步输入。使能该信号后，VDMA操作开始于fsync每个下降沿。该信号至少要持续一个s_axis_s2mm_aclk时钟周期

信号名称	方向	详细描述
mm2s_frame_ptr_in(5:0)	输入	输入的帧编号
mm2s_frame_ptr_out(5:0)	输出	输出当前帧的编号
s2mm_frame_ptr_in(5:0)	输入	输入的帧编号
s2mm_frame_ptr_out(5:0)	输出	输出当前帧的编号
s2mm_introut	输出	向内存映射单元输出当前帧的完成中断信号

（3）AXI interconnect与AXI smartconnect:

Block Design中各个模块的简要功能与接口介绍相关推荐

python中codecs模块_python自然语言编码转换模块codecs介绍
python对多国语言的处理是支持的很好的,它可以处理现在任意编码的字符,这里深入的研究一下python对多种不同语言的处理. 有一点需要清楚的是,当python要做编码转换的时候,会借助于内部的编码 ...
Block Design内部BRAM控制器与外部BRAM的连接
在最近的一个设计中遇到了这样一个问题.我在Block Design中例化了XDMA,并通过interconnect连接了3个BRAM控制器,3个BRAM控制器的端口引出到Block Design外部. ...
python中import re_python中re模块知识点总结
一.什么是正则表达式? 正则表达式,又称规则表达式,通常被用来检索.替换那些符合某个模式(规则)的文本. 正则表达式是对字符串操作的一种逻辑公式,就是用事先定义好的一些特定字符.及这些特定字符的组合, ...
网络云盘项目——HTTP接口介绍、功能介绍、服务端/客户端代码解析
一.本文目的本项目分为6篇博客文章完成: 1.项目总体介绍:https://blog.csdn.net/qq_41453285/article/details/107871393. 2.Redis部 ...
python random模块中的指令_10分钟让你掌握python编程中random模块功能使用，非常详细...
原标题:10分钟让你掌握python编程中random模块功能使用,非常详细 python作为一门高级编程语言,它的定位是优雅.明确和简单.阅读Python编写的代码感觉像在阅读英语一样,这让使用者可 ...
arm oe linux gnueabi 系统,【技术分享】Quectel 4G模块Opencpu中实现高通wifi功能
导语越来越多的IOT应用场景中需要使用4G模块,而在有些特定的场合需要把4G上网能力转化wifi功能,比如说无人机中视频传输,以及打印机行业中都有类似的应用案例,以便更好的提供给更多的客户端去使用. ...
python的requests模块功能_python中requests模块的使用方法
本文实例讲述了python中requests模块的使用方法.分享给大家供大家参考.具体分析如下: 在HTTP相关处理中使用python是不必要的麻烦,这包括urllib2模块以巨大的复杂性代价获取综合 ...
pythonwx功能_python中wx模块的具体使用方法
wx包中的方法都是以大写字母开头的,而这和Python的习惯是相反的. 本节介绍如何创建python程序的图形用户界面(GUI),也就是那些带有按钮和文本框的窗口.这里介绍wxPython : 根据自 ...
python中sys用法_Python中sys模块功能与用法实例详解
Python中sys模块功能与用法.,具体如下: sys-系统特定的参数和功能该模块提供对解释器使用或维护的一些变量的访问,以及与解释器强烈交互的函数.它始终可用. sys.argv 传递给Pyth ...

Block Design中各个模块的简要功能与接口介绍

Block Design中各个模块的简要功能与接口介绍相关推荐

最新文章

热门文章