ROM初始化存储文件路径问题

工程联合仿真时出现下列错误。

# ** Error: (vsim-7) Failed to open VHDL file "./VHDL/ROM_WAVE/hann_sin60k.mif" in rb mode.
#
# No such file or directory. (errno = ENOENT)
#    Time: 0 ps  Iteration: 0  Instance: /siggen_vhd_tst/i1/R1/altsyncram_component
# ** Fatal: (vsim-7) Failed to open VHDL file "./VHDL/ROM_WAVE/hann_sin60k.mif" in rb mode.
#
# No such file or directory. (errno = ENOENT)
#    Time: 0 ps  Iteration: 0  Process: /siggen_vhd_tst/i1/R1/altsyncram_component/MEMORY File: D:/altera/13.0/modelsim_ase/win32aloem/../altera/vhdl/src/altera_mf/altera_mf.vhd
# Fatal error in Process MEMORY at D:/altera/13.0/modelsim_ase/win32aloem/../altera/vhdl/src/altera_mf/altera_mf.vhd line 40237

出现原因是如图所示，ROM存储数据初始化文件路径用的是相对路径，换成绝对路径就没问题了。

Quartus与modelsim联合仿真报错--Fatal error in Process MEMORY相关推荐

超详细 quartus 新建工程及 quartus 和 modelsim 联合仿真以及 modelsim 的简易教程
文章目录一.新建工程 1. 新建工程 2. 添加源文件以及ip核并编译添加代码文件添加IP核编译 3. 自动生成testbench文件并添加路径到工程中生成testbench文件添加tes ...
quartus和modelsim联合仿真详细教程
利用quartus和modelsim联合仿真的功能,实现功能产生波形.详细步骤如下: 1.编辑verilog HDL语言本次拟实现组合逻辑功能,其代码如下: 此为一组合逻辑电路,其原理图可在quar ...
Mysql报错Fatal error:Can't open and lock privilege tables
Mysql报错Fatal error: Can't open and lock privilege tables: Table 'mysql.host' doesn't exist 安装mysql后 ...
安装Python3.5后，pip报错Fatal error in launcher: Unable to create process using ‘“‘解决方案
安装Python3.5后,pip报错Fatal error in launcher: Unable to create process using '"'解决方案参考文章: (1)安装Py ...
编译R3LIVE报错: fatal error: livox_ros_driver/CustomMsg.h: 没有那个文件或目录 4 | #include ＜livox_ros_driver/
安装编译了livox_ros_driver和livox_SDK,在编译R3LIVE算法时,遇到报错 fatal error: livox_ros_driver/CustomMsg.h: 没有那个文件或 ...
启动jupyter notebook报错fatal error C1083: Cannot open include file: ‘sys/un.h‘: No such file or directo
启动jupyter notebook报错fatal error C1083 太久没用jupyter notebook,更新了Anaconda的base环境的jupyter库,而没有更新之前安装的其他内 ...
(linux)mongodb启动报错【ERROR:child process failed, exited with error number 1】
这里写自定义目录标题 mongodb启动报错报错提示处理方法 mongodb启动报错报错提示 ERROR:child process failed, exited with error numb ...
Quartus与Modelsim联合仿真ROM IP时输出波形一直为零的问题以及ROM配置仿真教程
本人近期在使用Quartus Prime与 ModelSim联合对ROM IP进行仿真时,遇到了一个问题,仿真输出波形一直为零.如下图,其中neur_W即为ROM的输出. 在反复确认本人代码没有问题后 ...
Quartus与ModelSim联合仿真启动ModelSim失败(已解决)
今天学习使用Quartus启动ModelSim对rtl文件进行仿真,RTL simulation报错,无法启动ModelSim: 看了很多博客,可以在ModelSim的directory结尾加\,但我 ...

Quartus与modelsim联合仿真报错--Fatal error in Process MEMORY

ROM初始化存储文件路径问题

Quartus与modelsim联合仿真报错--Fatal error in Process MEMORY相关推荐

最新文章

热门文章