本发明涉及集成电路领域，具体涉及到一种带流水线比较器的鉴相器，用来检测输入信号之间的相位差。

背景技术：

数模转换器(Digital to Analog Converter，简称DAC)就是将数字信号转换为模拟信号，在该电路的研究中最重要的是数据每一级的正确传输，为了确保数据的正确传输，设计的重点和难点在于其数字域时钟与模拟域时钟之间的时序问题，若采样位置不理想或发生错误，将直接影响到DAC的性能。因此设计一种快速、低功耗、分辨率高的鉴相器可以极大提高数据采样的正确性与可靠性。

技术实现要素：

发明目的：为了解决现有技术存在的问题，提高鉴相速度和鉴相分辨率，本发明提供一种异或门鉴相器。

技术方案：一种异或门鉴相器，包括四输入异或门鉴相器与流水线比较器，所述四输入异或门鉴相器的输入端连接两对差分信号，输出端输出一对鉴相器输出电压；所述流水线比较器包括第一电阻分压网络、第二电阻分压网络及多个比较器，第一电阻分压网络与第二电阻分压网络对称，均包括两个NMOS管和多个电阻，多个电阻串联在两个NMOS管之间，电阻分压网络中电阻的个数与比较器个数相等；一对鉴相器输出电压分别连接第一电阻分压网络、第二电阻分压网络的输入端，第一电阻分压网络、第二电阻分压网络经各电阻分压后均得到多个输出电压；将第一电阻分压网络的多个输出电压与多个比较器的反相输入端连接，将第二电阻分压网络的多个输出电压与多个比较器的同相输入端连接，多个比较器的输出端输出状态字。

优选的，四输入异或门鉴相器包括六个NMOS输入管和两个电阻，六个NMOS输入管包括输入管M0、输入管M1、输入管M2、输入管M3、输入管M4、输入管M5，两个电阻为电阻R1、电阻R2；输入管M0的栅极与输入管M3的栅极均接入输入信号clkp，输入管M1的栅极与输入管M2的栅极接输入信号clkn，输入管M4的栅极接输入信号d，输入管M5的栅极接输入信号db，电阻R1一端接电源电压，另一端与输入管M0、输入管M2的漏极相连，且三端相连的节点电压作为鉴相器输出电压voutn，电阻R2一段接电源电压，另一端与输入管M1、输入管M3的漏极相连，且三端相连的节点电压作为鉴相器输出电压voutp，输入管M0、输入管M1源极与输入管M4漏极相连，输入管M2、输入管M3源极与输入管M5漏极相连，输入管M4与输入管M5源极均接地；输入信号clkp与clkn为一对差分信号，输入信号d与db为一对差分信号；鉴相器输出电压voutn与鉴相器输出电压voutp为一对鉴相器输出电压。

优选的，第一电阻分压网络包括NMOS管M6、NMOS管M8、电阻Rn1、电阻Rn2……电阻Rnt；第二电阻分压网络包括NMOS管M7、NMOS管M9、电阻Rp1、电阻Rp2……电阻Rpt；其中t为比较器的个数；NMOS管M6和NMOS管M7的漏极均接电源电压，NMOS管M6的栅极与鉴相器输出电压voutn相连接，NMOS管M7的栅极与鉴相器输出电压voutp相连接，NMOS管M8和NMOS管M9的栅极均接入偏置电路，从NMOS管M6的源级依次连接电阻Rn1、电阻Rn2……电阻Rnt至NMOS管M8的漏极，t为每组电阻分压网络中电阻的个数，t个电阻将电压分为Vn0、Vn1……Vnt；从NMOS管M7的源级依次连接电阻Rp1、电阻Rp2……电阻Rpt至NMOS管M9的漏极，t个电阻将电压分为Vp0、Vp1……Vpt；所述比较器的反相输入端接入电压Vn，同相输入端接入相应的电压Vp。

优选的，多个比较器的输出端输出状态字与后续数字电路相连接。

优选的，NMOS管M6和NMOS管M7的管子宽长比相等；NMOS管M8和NMOS管M9的管子宽长比相等。

优选的，每组电阻分压网络包括16个电阻，比较器也有16个。

有益效果：本发明提供的一种异或门鉴相器，采用电流模逻辑结构构成的四输入异或门鉴相器，不仅鉴相速度快，且其鉴相分辨率是传统异或门鉴相器的两倍，鉴相器输出电压直接输入到电阻分压网络，与现有的电容开关式电阻分压网络相比，该设计电路的结构简单，负载较低，功耗也较小，具有良好的应用前景。

附图说明

图1是本发明四输入电流模逻辑结构构成的异或门鉴相器电路示意图；

图2是本发明电阻分压网络与比较器构成的流水线比较器结构示意图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明。

一种异或门鉴相器，包括四输入异或门鉴相器与流水线比较器，所述四输入异或门鉴相器的输入端连接两对差分信号，输出端输出一对鉴相器输出电压。如图1所示，四输入异或门鉴相器包括六个NMOS输入管和两个电阻，六个NMOS输入管包括输入管M0、输入管M1、输入管M2、输入管M3、输入管M4、输入管M5，两个电阻为电阻R1、电阻R2；输入管M0的栅极与输入管M3的栅极均接入输入信号clkp，输入管M1的栅极与输入管M2的栅极接输入信号clkn，输入管M4的栅极接输入信号d，输入管M5的栅极接输入信号db，电阻R1一端接电源电压，另一端与输入管M0、输入管M2的漏极相连，且三端相连的节点电压作为鉴相器输出电压voutn，电阻R2一段接电源电压，另一端与输入管M1、输入管M3的漏极相连，且三端相连的节点电压作为鉴相器输出电压voutp，输入管M0、输入管M1源极与输入管M4漏极相连，输入管M2、输入管M3源极与输入管M5漏极相连，输入管M4与输入管M5源极均接地；输入信号clkp与clkn为一对差分信号，输入信号d与db为一对差分信号；鉴相器输出电压voutn与鉴相器输出电压voutp为一对鉴相器输出电压。

若输入信号d在前半个周期为高电平，则左半边电路开始工作，若此时clkp为高，clkn为低，则输出电压voutn开始下降，voutp开始升高，电压下降、升高后的稳定值与输入信号之间相位差的大小有关，在输入信号d发生跳变到低电平时，db跳变到高电平，则右半边电路开始工作，若此时clkp为高，clkn为低，则输出电压voutp开始下降，voutn开始升高，电压下降、升高后的稳定值与输入信号之间相位差的大小有关。

所述流水线比较器包括第一电阻分压网络、第二电阻分压网络及16个比较器。如图2所示，第一电阻分压网络与第二电阻分压网络对称，均包括两个NMOS管和16个电阻，16个电阻串联在两个NMOS管之间，电阻分压网络中电阻的个数与比较器个数相等；一对鉴相器输出电压分别连接第一电阻分压网络、第二电阻分压网络的输入端，第一电阻分压网络、第二电阻分压网络经各电阻分压后均得到16个输出电压；将第一电阻分压网络的16个输出电压与16个比较器的反相输入端连接，将第二电阻分压网络的16个输出电压与16个比较器的同相输入端连接，16个比较器的输出端输出状态字，输出状态字与后续数字电路相连接。

如图2所示，第一电阻分压网络包括NMOS管M6、NMOS管M8、电阻Rn1、电阻Rn2……电阻Rn16；第二电阻分压网络包括NMOS管M7、NMOS管M9、电阻Rp1、电阻Rp2……电阻Rp16；NMOS管M6和NMOS管M7的漏极均接电源电压，NMOS管M6的栅极与鉴相器输出电压voutn相连接，NMOS管M7的栅极与鉴相器输出电压voutp相连接，NMOS管M8和NMOS管M9的栅极均接入偏置电路vbias，构成恒流源。从NMOS管M6的源级依次连接电阻Rn1、电阻Rn2……电阻Rn16至NMOS管M8的漏极，16个电阻将电压分为Vn0、Vn1……Vn15；从NMOS管M7的源级依次连接电阻Rp1、电阻Rp2……电阻Rp16至NMOS管M9的漏极，16个电阻将电压分为Vp0、Vp1……Vp16；所述比较器的反相输入端接入电压Vn，同相输入端接入相应的电压Vp。其中，相应关系指第一比较器的反相输入端接电压Vn0，同相输入端接入相应的电压Vp0；第一比较器的反相输入端接电压Vn1，同相输入端接入相应的电压Vp1……

NMOS管M6和NMOS管M7的管子宽长比相等；NMOS管M8和NMOS管M9的管子宽长比相等。在M7源极与M9漏极之间串联16个分压电阻，所以流过这16个电阻的电流相等，由于M8与M9管子宽长比相等，所以这两个恒流源提供的电流相等，又由于M6与M7管子宽长比相等，所以当输入电压voutn与voutp电压相等时，由电阻分压电路可知，输出电压Vn0～Vn15与输出电压Vp15～Vp0分别对应相等，又由于Vp8等于Vn7，而Vn7又大于Vn8，由此可知Vp15～Vp8绝对大于Vn15～Vn8，Vp7～Vp0绝对小于Vn7～Vn0，则经过16个比较器后，输出状态字q15～q8为8个高电平，q7～q0为8个低电平。当输入电压voutn与voutp发生变化时，输出状态字q15～q0中高低电平的个数将发生变化，而流水线比较器的输入电压voutn与voutp由鉴相器输出电压提供，鉴相器输出电压voutn、voutp又跟随输入信号之间相位差大小发生变化，最终将输入信号之间相位差的大小转化到流水线比较器输出状态字，数字电路通过检测16位输出状态字高低电平的个数来判断输入信号之间的相位差，以此完成鉴相功能。

之所以在本实施例中使用比较器的个数及每组电阻分压网络中电阻的个数为16，是将相位在180度内平分成16等份，定义输入信号之间的相位差为0～16等份，当相位差为16等份时，定义输入信号的上升沿相互对齐，实际使用过程中也可以根据需要选择其他数目，但比较器与每组电阻分压网络中电阻的个数需保持一致。表1展示了输入信号在不同相位差时，流水线比较器输出状态字q15～q0中高低电平个数，Pd表示相位差的等份数。

表1