BT601是SDTV的数据结构 BT656是SDTV(1280x720P@60Hz)的interface PCLK+8bit Data

BT709是HDTV的数据结构 BT 1120是HDTV(1920x1080P@60Hz)的interface PCLK+12bit Data 或者 PCLK+16bit Data

601是SDTV的数据结构 656是SDTV的interface

709是HDTV的数据结构 1120是HDTV的interface

从数据结构上 都是Y Cb Cr

只是SDTV用4:2:2

HDTV用4:2:0

interface上 其实是一样的 vclk + vid[9:0] 10bit-mode 或者 8bit-mode

主要差异是在vclk的频率上 也就是采样频率

656是27Mhz

1120 是72Mhz 或者 74Mhz

有些疑惑的地方：

• 1、HDTV也是4：2：2

• 2、数据采样率，SDTV是27M；HDTV，根据帧率不同有变化；支持逐行和隔行两种；典型的帧率有60/30；还有隔行的60，50；具体可以看协议；

对于60/30，采样率分别是74.25和148.5M；

对应到串行数据传输，就是1.425G和2.97G

• 3、420格式，用于压缩算法

TU-RBT.601和ITU-RBT.656国际电信联盟（International Telecommunication Union）无线通信部门（ITU-R）制定的标准。严格来说，ITU-R BT.656应该是隶属ITU-R BT.601的一个子协议。ITU-R BT.601是演播室数字电视编码参数标准，而ITU-R BT.656 则是ITU-R BT.601附件A中的数字接口标准，用于主要数字视频设备(包括芯片)之间采用27Mhzs并口或243Mbs串行接口的数字传输接口标准。BT.656并行接口除了传输4:2:2的YCbCr视频数据流外，还有行、列同步所用的控制信号。

ITU-R BT.60116位数据传输；Y、U、V信号同时传输，是并行数据，行场同步单独输出。

ITU-R BT.6568/10位数据传输；不需要同步信号；串行数据传输；传输速率是601的2倍；先传Y，后传UV。行场同步信号嵌入在数据流中。

ITU-R BT.656包含三部分

• 1：视频信号

• 2：定时基准信号：

有两个定时基准信号，一个在每个视频数据块的开始(Start of ActiveVideo，SAV)，另一个在每个视频数据块的结束(End of Active Video，EAV)；每个定时基准信号由4 个字的序列组成，格式如下：FF 00 00 XY （16 进制）头三个是固定前缀，第4 个字包含定义第二场标识、场消隐状态和行消隐状态的信息。XY(MSB9-0)[1,F,V,H,P3,P2,P1,P0,0,0]

• 3：辅助信号：

辅助数据信号可以以10 比特形式只在行消隐期间传送，还可以以8 比特形式只在场消隐中的行的有效期间传送。

656输出的是串行数据，行场同步信号嵌入在数据流中；

601是并行数据，行场同步有单独输出;

656只是数据传输接口而已，可以说是作为601的一个传输方式。

简单的说ITU-R BT.601是"演播室数字电视编码参数"标准,而ITU-R BT.656则是ITU-R BT.601附件A中的数字接口标准,用于主要数字视频设备(包括芯片)之间采用27Mhz/s并口或243Mb/s串行接口的数字传输接口标准.

BT656内同步总线为8根，而BT1120的内同步总线为12根！

• 4、ITU BT 601与ITU BT656 的区别

关于这两种信号的区别：

ITU-R BT 601: 16位数据传输；21芯；Y、U、V信号同时传输。

ITU-R BT 656: 9芯，不需要同步信号；8位数据传输；串行视频传输；传输速率是601的2倍；先传Y，后传UV。656输出的是串行数据，行场同步信号嵌入在数据流中、601是并行数据，行场同步有单独输出;656只是数据传输接口而已，可以说是作为601的一个传输方式。简单的说ITU-R BT.601是"演播室数字电视编码参数"标准,而ITU-R BT.656 则是ITU-R BT.601附件A中的数字接口标准,用于主要数字视频设备(包括芯片)之间采用27Mhz/s并口或243Mb/s串行接口的数字传输接口标准.

推荐阅读

【Vivado那些事】如何查找官网例程及如何使用官网例程

【Vivado使用误区与进阶】总结篇

【Vivado那些事】Vivado中常用的快捷键（二）其他常用快捷键

SystemVerilog数字系统设计_夏宇闻 PDF

图书推荐|ARM Cortex-M0 全可编程SoC原理及实现

简谈：如何学习FPGA

1202年了，还在使用虚拟机吗？Win10安装Ubuntu子系统及图形化界面详细教程

Github 上有哪些优秀的 VHDL/Verilog/FPGA 项目

AD936x+ZYNQ搭建收音机（一）

AD936x+ZYNQ搭建OpenWIFI

无招胜有招-Vivado非工程模式下的详细设计

追寻ARM的起源-Acorn电脑简史及FPGA实现

面试中经常会遇到的FPGA基本概念，你会几个？

Xilinx FPGA MIPI 接口简单说明

介绍一些新手入门FPGA的优秀网站

Vivado ML（机器学习） 2021尝鲜

推荐一些可以获取免费的国外的原版书籍（电子版）网站

【Vivado那些事】FPGA的配置方式

FPGA 的重构

浅析FPGA局部动态可重构技术

ISP（图像信号处理）算法概述、工作原理、架构、处理流程

国产CPU概括

浅谈PCI Express体系结构（一）

浅谈PCI Express体系结构（二）

从电子游戏历史看IC发展的助推剂

80年代电子游戏及电脑游戏的发展历史

PCIe总线的基础知识

万字长文带你回顾电子游戏的七十多年历史（完整版）

FPGA中异步复位，同步释放的理解

OpenFPGA系列文章总结

用Verilog设计一个16 位 RISC 处理器

介绍一些新手入门FPGA的优秀网站（新增）

点击上方字体即可跳转阅读