Verilog初学

本人初学Verilog，自己做一点笔记

Verilog的一些常用标识符

入门笔记

verilog基本单位：模块module
模块的基本语法：
module module_name(port_list);
定义项
描述项
endmodule
注意：定义项必须写在前面
例：半加器模块

module halfadd (A,B,Sum,Carry);input A,B;output Sum,Carryassign #2 Sum=A^B;assign #5 Carry=A&B;
endmodule //

描述模块各个语句都是并发的
在模块中，可以用以下几种方式来描述一个设计：
1 数据流描述
2 行为描述
3 结构描述
4 以上几种混合描述方式

时延：
例：assign #2 Sum=A^B;
#2就是指两个时间单位
使用编译指令可以将时间单位和物理时间单位关联
例如：
` timescale 1ns/100ps//时延单位位1ns并且时间精度位100ps

数据流描述方式：
基本机制就是使用连续赋值语句。在连续赋值语句中，某个值被指派给线网变量
例子：

module mux2_1( out1,  a,  b,  sel);input a,b,seloutput out1;assign out1=(sel&b)|(~sel&a);
endmodule //

行为描述
1. initial语句执行一次
2. always语句总是执行

 module mux2_1( out1,  a,  b,  sel);  //输出要写在前面input a,b,seloutput reg out1;     always@(sel or a or b)beginif(sel)out1=b;elseout1=a;end endmodule //    行为描述规定，所有的输出一定十寄存器类型的

所有的输入一定是线性的
行为描述规定，所有的输出一定十寄存器类型的
所有的输入一定是线性的

Verilog语言初学1相关推荐

初学Verilog语言基础笔记整理（实例点灯代码分析）持续更新~
实例:点灯学习一.Verilog语法学习 1. 参考文章刚接触Verilog,作为一个硬件小白,只能尝试着去理解,文章未完-持续更新. 参考博客文章: Verilog语言入门学习(1) Veril ...
HDL4SE：软件工程师学习Verilog语言（二）
2 词法和预处理器 2.1 定个小目标作为一个软件工程师,学习一种语言,最暴力的办法就是做一个这种语言的编译器(或解释器),如果没有做过某种语言的编译器,至少也得仔细看过这种语言的编译器实现,最不济 ...
Verilog 语言细节
Verilog 语言细节一.关于常量 1.1 负数负数在verilog里是按照补码储存的,也就是说 − 2 ′ b 1 = 11 -2'b1 = 11 −2′b1=11,但是需要注意的是,在比 ...
HDL4SE：软件工程师学习Verilog语言（六）
6 表达式与赋值我们终于可以继续学习了,也是没有办法,其实工作的80%的时间都是在忙杂事,就像打游戏一样,其实大部分时间都在打小怪,清理现场,真正打终极BOSS的时间是很少的,但是不清小怪,打BOS ...
《R语言初学指南》一2.3 找到R脚本中的错误
本节书摘来自异步社区<R语言初学指南>一书中的第2章,第2.3节,作者[美]Brian Dennis(布莱恩·丹尼斯),更多章节内容可以访问云栖社区"异步社区"公众号查 ...
《R语言初学指南》一2.8 参考文献
本节书摘来自异步社区<R语言初学指南>一书中的第2章,第2.8节,作者[美]Brian Dennis(布莱恩·丹尼斯),更多章节内容可以访问云栖社区"异步社区"公众号查 ...
vivado环境下用Verilog语言实现编码器
** vivado环境下用Verilog语言实现编码器 ** 编码器的分类编码器通常分为两大类: 普通编码器和优先编码器. 其中,普通编码器对某一个给定时刻只能对一个输入信号进行编码的编码器, 它的 ...
FPGA学习之verilog语言入门指导
本人985硕士,在此分享下学习过程,verilog通关!本人博客页也分享了很多课程设计和毕业设计,欢迎收藏观看订阅!谢谢支持! 在学习之前,要思考下为什么学习FPGA,老师要求?项目要求?课题组要求? ...
怎么运行verilog语言_(六) Verilog入门之有限状态机
现在让我们回到主线,继续FPGA编程的学习.之前我们我们在测试FPGA是否工作时所用到的代码里面有组合逻辑,如加法器:也有时序逻辑,如将时钟信号分频而得到的闪烁灯. 但如何组合这两种逻辑实现我们所需的 ...

Verilog语言初学1

Verilog语言初学1

Verilog初学

Verilog的一些常用标识符

入门笔记

Verilog语言初学1相关推荐

最新文章

热门文章