【FPGA】如何理解全加器
目录
- 一丶什么是全加器
- 二丶1位全加器的Verilog实现
- 三丶深层解析sum及cout表达式的逻辑
一丶什么是全加器
半加器比较容易理解,它的电路指对两个输入数据位(a、b)相加,输出一个结果位(sum)和进位(cout),但没有计算进位输入的加法器电路。
输出表达式
相比半加器,全加器是将低位进位输入也代入计算的加法电路,同样输出一个结果位和进位。1位全加器就是计算带进位输入的 1位二进制数的加法电路,多个一位全加器进行级联可以得到多位全加器。
这里我们来理解一下低位进位和本位加法进位
对照真值表:
一开始的运算Ci-1=0,因为之前的运算没有产生进位,直至Ai=Bi=1时产生进位。 即: 0+0输出结果Si=0,没有进位,所以Ci=0.
1+0输出结果Si=1,没有进位,所以Ci=0. 1+1,根据二进制运算法则,进位,Ci=1,进位后输出结果清零,Si=0
二丶1位全加器的Verilog实现
module full_add2
(input a,input b,input cin,output sum,output cout
);assign sum = a^b^cin;assign cout = (a&b)|((a^b)&cin);
endmodule
三丶深层解析sum及cout表达式的逻辑
对于代码中sum和cout的算式我们来进行分析:
首先考虑输出cout的逻辑表达式,什么条件下进位输出cout为1???分两种情况:
1、a和b相加已经产生进位。说明a和b都为1,此时不管cin是1还是0,不影响cout输出,这种情况对应逻辑表达式(a&b)
2、a和b相加没有产生进位。说明a和b都为0(此时不管cin是何值,进位输出cout都不会为1),或a、b其中一个为1,另一个为0,此时a与b不相同,用异或逻辑表示便是(a^b),这种条件下只有cin为1时,进位输出才为1,对应逻辑表达为(a ^b)&cin
总结1(cout):将上述两种情况加起来就是cout的逻辑表示,或逻辑表示加和,所以最终cout逻辑表达式为:cout = (a&b) | ((a^b)&cin)。
另外对于sum思考下,什么条件下sum输出逻辑1???sum由输入cin,被加数a,加数b,三者加和得到,若想结果sum为1,则cin,a,b三个数中,必然要有奇数个1(若有偶数个1,则二进制数加和,必会产生进位使得最低位sum为0)。
可以首先判断a,b是否相同,使用异或逻辑(a^b),然后分两种情况谈论:
1、a^b=1。说明a和b不相同,则必然一个为0,一个为1,此时已经存在一个1,那cin必须要为0才能使得sum为1,此时 (a ^b) 与cin相异,所以使用异或逻辑来描述这种情况 (a ^b) ^cin
2、a^b=0。说明a和b相同,同时为0或同时为1;此时不管哪种情况,cin必须要为1才能使得sum为1,此时 (a ^b) 与cin仍然相异,所以还使用异或逻辑来描述这种情况 (a ^b) ^cin
总结2(sum):综合上述两种情况,a ^b ^cin为sum的逻辑表达通式,用以计算a,b,cin中1的个数(奇偶),以此赋值sum是否为1。
参考文章:https://blog.csdn.net/weixin_42294124/article/details/119853457
【FPGA】如何理解全加器相关推荐
- 7系列FPGA逻辑单元理解
7series 逻辑单元理解 ug768和ug799文档介绍了7系列芯片中包含的基本逻辑单元,对其中常用的单元,进行下分析. 1.IOBUF单元 (1)真值表 (2)用途 the design e ...
- FPGA概念理解之:ZYNQ、PS、PL、APU、ARM、SOC、URAT、GPIO...
ARM ARM(Advanced RISC Machine)处理器是英国Acorn有限公司设计的低功耗成本的第一款RISC微处理器. ARM处理器本身是32位设计,但也配备16位指令集,一般来讲比等价 ...
- FPGA——1位全加器和4位全加器的实现
目录 一.认识全加器 1.半加器 2.1位全加器 3.4位全加器 二.使用原理图实现1位加法器 1.原理图实现半加器 2.半加器元件实现全加器 三.使用原理图实现4位加法器 四.Verilog HDL ...
- FPGA | 深入理解复位(补充)
针对上一篇复位中出现的一些相关概念进行补充,作为了解学习. 一.复位恢复时间和复位解除时间 复位恢复时间(reset recovery time) 复位恢复时间: 解除复位信号时,复位边沿(当从有效变 ...
- 一位全加器及四位全加器————FPGA
文章目录 前言 一.一位全加器 1.一位全加器的原理图设计 2.一位全加器的Verilog编程 3.上板效果 二.四位全加器 1.四位全加器的原理图设计 2.四位全加器的Verilog 编程 三.总结 ...
- 基于fpga的直流电机vhdl+论文+开题报告+(csdn免费下载)
下载资料链接 摘要 直流电机是日常生活中常见的一种能量转换装置,它应用广泛,功能强大,在生产生活中占据着重要位置.直流电机的控制方法多种多样,控制系统的组成更是五花八门.本文将采用现场可编辑门阵列FP ...
- FPGA之道——FPGA开发流程之项目方案与FPGA设计方案
文章目录 前言 FPGA开发流程 背景知识的分析与研究 项目方案的设计与制定 写清楚项目背景 写清楚项目需求 写清楚方案框架 写清楚算法细节 确保逻辑完备性 确保实现无关性 确保书面易懂性 算法可行性 ...
- FPGA基础知识极简教程(2)抛却软件思维去设计硬件电路
博文目录 写在前面 正文 可综合以及不可综合的代码 每个软件程序员需要了解的有关硬件设计的内容 参考资料 交个朋友 写在前面 相关博文 个人博客首页 注:学习交流使用! 学过一门或多门软件语言的数字设 ...
- 【Computer Organization笔记17】大实验讨论:各组数据通路展示
本次笔记内容: P33 计算机组成原理(33) P34 计算机组成原理(34) 我的计组笔记汇总:计算机组原理成笔记 视频地址:计算机组成原理 清华大学刘卫东 全58讲 国家精品课程 1080P 更完 ...
- 10天精读掌握:计算机组成与设计(COAD:Patterson and Hennessy) (第3天 2018/10.26)
10天精读掌握:计算机组成与设计COAD:Patterson and Hennessy 第3天 2018/10.26 1. 第4次周计划概览 2. 今日学习成果 今日成果简述 今日笔记 3. 今日时间 ...
最新文章
- vivado 2018与modelsim的联合仿真
- python中堆排序_python堆排序,详细过程图和讲解,这样做小白都会
- python下载安装教程2.7-Python2.7.6下载
- wxWidgets:拖动一个 wxWindow
- linux下配置SS5(SOCK5)代理服务
- oracle10g随服务器启动而自动启动(linux as 5)
- react学习(42)----react中的jsx表达对象
- 理解Storm Metrics
- mysql内存态_MySQL · 社区动态 · MySQL内存分配支持NUMA
- 提高开发效率,eclipse的常用快捷键、旁门左道、系统错误小贴士
- cad结构字体_AutoCAD字体选择:如何快速选中gbcbig.shx通用字体
- cdr2020永久序列号及试用过期解决
- Python-猫耳MF
- 【产品】项目管理的五大阶段
- 老农的计算机学习笔记(一)计算机的诞生及其基础
- 塑料周转箱提高贮存效率
- 1969年美国(阿波罗)登月真伪
- java.net.URL初识
- 关闭linux防火墙永久
- SAP SD基础知识之免费货物(Free Goods)
热门文章
- Java基础——类与对象
- 戴尔t620服务器怎么进bios设置u盘启动(戴尔进入u盘启动设置)
- kali mysql 卸载,linux mysql卸载命令
- 想学python网课哪个好过_python入门:想学python网课哪个好?
- 数据库不存在 php报错,如何实现“当名字在数据库中不存在时,转到错误页面。”?...
- 如何寻找“真爱”型合伙人
- 机器学习数学基础十:相关分析
- 如何将多个图片批量转换成pdf文件?
- 一些又用的国内著名期刊
- dockerfile