ddr读时序波形_DDR3时序测试，信号完整性测试

DDR总线的体系结构。其中DQS是源同步时钟，在接收端使用DQS来读出相应的数据DQ，上升沿和下降沿都有效。DDR1总线，DQS是单端信号，而DDR2&3,

DQS则是差分信号。DQS和DQ都是三态信号，在PCB走线上双向传输，读操作时，DQS信号的边沿在时序上与DQ的信号边沿处对齐，而写操作时，DQS信号的边沿在时序上与DQ信号的中心处对齐，参考图2，这就给测试验证带来了巨大的挑战：把“读”信号与“写”信号分开是非常困难的！

Addr/Cmd Bus意思是地址/命令总线，都是时钟的上升沿有效，其中命令由：/CS(片选)，/RAS,

/CAS,/WE(写使能)决定，比如：“读”命令为：LHLH，“写”命令为：LHLL等。操作命令很多，主要是NOP(空超作)，Active(),Write，Read，Precharge

(Bank关闭)，Auto

Refresh或Self

Refresh(自动刷新或自刷新)等(细节请参考：Jedec规范JESD79)。Data

Bus是数据总线，由DQS的上升沿和下降沿判断数据DQ的0与1。

DDR总线PCB走线多，速度快，时序和操作命令复杂，很容易出现失效问题，为此我们经常用示波器进行DDR总线的信号完整性测试和分析，通常的测试内容包括：时钟总线的信号完整性测试分析；地址、命令总线的信号完整性测试分析；数据总线的信号完整性测试分析。下面从这三个方面分别讨论DDR总线的信号完整性测试和分析技术。

DDR 1&2&3时钟总线的信号完整性测试分析

DDR总线参考时钟或时钟总线的测试变的越来越复杂，主要测试内容可以分为两个方面：波形参数和抖动。波形参数主要包括overshoot(过冲)，undershoot(下冲)，Slew

Rate(斜率)或Rise

Time(上升时间)和Fall

Time(下降时间)，高低时间和Duty

Cycle(占空比失真)等，测试较简单，在此不多述。抖动测试则越来越复杂，以前一般只是测试Cycle-Cycle

Jitter(周期到周期抖动)，但是当速率超过533MT/s的DDR2&3时，则测试内容相当多，不可忽略，下表1是DDR2

667的规范参数。这些抖动参数的测试需要用专用软件实现，比如Agilent的N5413A

DDR2时钟表征工具。测试建议用系统带宽4GHz以上的差分探头和示波器，测试点在DIMM上靠近DRAM芯片的位置，被测系统建议运行像MemoryTest类的总线加压软件。

相关产品：DDR3时序测试 , 信号完整性测试

ddr读时序波形_DDR3时序测试，信号完整性测试相关推荐

让一部分人先学会以太网【信号完整性测试】
在最近的项目中遇到的需要做信号完整性测试的几个例子,在此记录下软件配置部分. 1. phy芯片---信号一致性测试 1.1 ksz9896信号一致性测试一般的phy配置成非自协商,强制千兆,配置4种 ...
眼图测试（信号完整性测试）-嵌入式多媒体卡eMMC存储芯片
眼图测试(信号完整性测试)-嵌入式多媒体卡eMMC存储芯片嵌入式多媒体卡eMMC存储芯片被广泛地应用在手机.平板电脑.GPS终端.电子书和其他应用微处理器的消费电子设备和工业物联网设备中. 在将eM ...
信号完整性测试，关于SMA装配的细节，很多人都忽视了
作者 | 萧隐君,仿真秀专栏作者 SMA转接头是射频微波.天线和高速电路测试经常用到的一种连接器,应用非常广泛,种类也很多.在信号完整性的测试夹具中,2.92mm的SMA用的较多,它的带宽可以到40G ...
让一部分人先学会【pcie信号完整性测试】
平台:nxp LX2080 配置寄存器: PCI Express Link Control 2 Register (Link_Control_2_Register) 系统起来后,配置Link_Cont ...
信号完整性分析心得体会_「职场技能」这8个常用信号完整性的测试手段，你知道几个？...
信号完整性设计在产品开发中越来越受到重视,而信号完整性的测试手段种类繁多,有频域,也有时域的,还有一些综合性的手段,比如误码测试.这些手段并非任何情况下都适合使用,都存在这样那样的局限性,合适选用, ...
112Gbps SerDes/PHY的信号完整性验证测试(Signal Integrity when testing 400/800G Ethernet Base on 112Gb/s）
学习了一篇白皮书,关于400/800G 112Gb/S的信号完整性测试的重要性及挑战. 原白皮书链接请戳这里https://xenanetworks.com/wp-content/uploads/xe ...
PCB信号完整性分析--干货！（电子工程专辑微信公众号）
2016-05-14 电子工程专辑 http://mp.weixin.qq.com/s?timestamp=1463301581&src=3&ver=1&signature=K ...
无线通信基础知识16：信号完整性
1.信号完整性信号完整性(SI),是指信号电压(电流)完美的波形形状及质量.由于物理互连造成的干扰和噪声,使得连线上信号的波形外观变差,出现了非正常形状的变形,称为信号完整性被破坏.信号完整性问题是 ...
FPGA逻辑设计回顾（10）DDR/DDR2/DDR3中的时序参数的含义
前言本文首发自:FPGA逻辑设计回顾(10)DDR/DDR2/DDR3中的时序参数的含义上篇文章:FPGA逻辑设计回顾(9)DDR的前世今生以及演变过程中的技术差异有提到,制造商会以一系列由破折号 ...
WaveDrom画时序波形
WaveDrom画时序波形 WaveDrom introduction 例子 WaveDrom introduction WaveDrom draws your Timing Diagram or W ...

ddr读时序波形_DDR3时序测试，信号完整性测试

ddr读时序波形_DDR3时序测试，信号完整性测试相关推荐

最新文章

热门文章