本文整理自Xilinx公开课：Vivado时序收敛技术。

有些知识在公开课中讲的并不是很细，因此我又对齐进行了整理，分为了几篇文章。

有很多内容也在我的时序约束课程中讲到过，都是免费课程，大家可以在公众号上找到。(下面的链接中也有)

如果出现了时序违例，我们会关注两点：

  1. 为什么会出现时序违例？

  2. 如何解决？

首先我们要搞清楚时序是在哪个阶段违例：

  • 在综合阶段或者post opt阶段出现了时序违例，那么很有可能的原因如下：

  • 添加的时序约束没有生效

  • 约束过于严苛

  • 综合选项设置不正确

  • 电路设计中延迟太高

    前三个的解决方案都类似，就是进行正确的时序约束和正确的综合选项设置；如果是电路设计延时太高，电路中级联的级数太多，那么就要修改设计了。这里有一个经验值，就是LUT+NET的延时是0.5ns，如果时钟周期为5ns，那电路中最大的级联数为5ns/0.5ns=10级。

    image-20200810173515580

  • 在Place阶段出现了时序违例，那么很有可能是：

  • 高扇出网络

  • 布局不合理或I/O位置不合理

  • 资源使用过度

  • 对于多个die的芯片，如果跨die太多，也会造成时序违例

image-20200810210439690

  • 在Place Opt阶段出现了时序违例，很有可能是：

  • 电路拥塞

  • 高扇出

  • 跨die太多

    此时我们可以采取的措施包括：

  • 做一些过约束

  • 增量的布局布线

  • 对子模块进行OOC

image-20200810210507804

  • 在route阶段出现了时序违例，可能的原因和措施跟上面的是一样的

image-20200810211119772

FPGA时序约束教程

  1. FPGA时序约束理论篇之建立保持时间
  2. FPGA时序约束理论篇之时序路径与时序模型

3. FPGA时序约束理论篇之IO约束   4. FPGA时序约束理论篇之时钟周期约束   5. FPGA时序约束理论篇之两种时序例外   6. FPGA时序约束理论篇之xdc约束优先级   7. FPGA时序约束实战篇之梳理时钟树   8. FPGA时序约束实战篇之主时钟约束   9. FPGA时序约束实战篇之衍生时钟约束  10. FPGA时序约束实战篇之延迟约束  11. FPGA时序约束实战篇之伪路径约束  12. FPGA时序约束实战篇之多周期路径约束  13. Vivado时序约束辅助工具  14. FPGA时序约束之Tcl命令的对象及属性

欢迎关注微信公众号：Quant_Times

vivado路径最大时钟约束_Vivado时序收敛技术（二） 时序违例的根本原因及解决方法...相关推荐

  1. vivado路径最大时钟约束_Vivado使用误区与进阶系列（五）XDC约束技巧之I/O篇（下）...

    XDC约束技巧之CDC篇 继<XDC 约束技巧之 I/O 篇(上) >详细描述了如何设置 Input 接口约束后,我们接着来聊聊怎样设置 Output 接口约束,并分析 UCF 与 XDC ...

  2. ROS---进行建图或者move_base路径规划时出现打滑现象（雷达匹配不上地图）的解决方法 附gmapping建图配置参数

    ROS-进行建图或者move_base路径规划时出现打滑现象(雷达匹配不上地图)的解决方法-本人多次实验的出的结论 之前我的车会经常出现打滑现象,图也建不了,就算勉强建好了图,在进行路径规划的时候也是 ...

  3. Vivado中set_clock_groups时钟约束的使用

    一.命令格式 set_clock_groups [-asynchronous] [-exclusive] –group <names> 二.选项说明 -asynchronous :顾名思义 ...

  4. 时序约束优先级_Vivado工程经验与各种时序约束技巧分享

    FOGA毕竟不是ASIC,对时序收敛的要求更加严格,本文主要介绍本人在工程中学习到的各种时序约束技巧. 首先强烈推荐阅读官方文档UG903和UG949,这是最重要的参考资料,没有之一.它提倡要在设计的 ...

  5. 时序约束优先级_几种进行时序约束的方法

    对自己的设计的实现方式越了解,对自己的设计的时序要求越了解,对目标器件的资源分布和结构越了解,对EDA工具执行约束的效果越了解,那么对设计的时序约束目标就会越清晰,相应地,设计的时序收敛过程就会更可控 ...

  6. （10）Vivado 异步时钟约束

    (10)Vivado 异步时钟约束 1 文章目录 1)文章目录 2)时序约束引言 3)FPGA时序约束课程介绍 4)Vivado 异步时钟约束 5)技术交流 6)参考资料 2 时序约束引言 1)什么是 ...

  7. （08）Vivado时钟约束

    (08)Vivado时钟约束 1 文章目录 1)文章目录 2)时序约束引言 3)FPGA时序约束课程介绍 4)Vivado时钟约束 5)技术交流 6)参考资料 2 时序约束引言 1)什么是静态时序分析 ...

  8. 基于Xlinx的时序分析与约束（1）----什么是时序分析？什么是时序约束？什么又是时序收敛？

    文章目录 写在前面 磨刀不误砍柴工 什么是时序分析? 什么是时序约束? 什么是时序收敛? 写在前面 时序约束与分析是FGPA开发过程中一项必备的技能,同时也是设计开发中相对较难的部分.很多人一谈起FP ...

  9. 转载：基于Xlinx的时序分析、约束和收敛（1）— 什么是时序分析？什么是时序约束？什么又是时序收敛？

    本文转载自CSDN博主「孤独的单刀」的原创文章,原文链接:https://blog.csdn.net/wuzhikaidetb/article/details/125731074 写在前面 时序约束与 ...

  10. 输入引脚时钟约束_Happy Design in Vivado 系列：时序分析入门三板斧（一）：创建时钟...

    本系列中我们将一起探寻 Xilinx FPGA 的硬件开发环境 Vivado,发现 Vivado 的 Design Flow,使用 Tips...或许再来一些 BUG?Happy Design in ...

最新文章

  1. oracle数据库res,ipcs、ipcrm、sysresv、kernel.shmmax
  2. Streams全库复制
  3. Hyperreal number
  4. 【ElasticSearch】ElasticSearch 嵌套查询：如何搜索嵌入的文档
  5. 聚焦BCS|北京网络安全大会产业峰会：探寻产业规模增长之道
  6. 软件测试工程师 Linux 十大场景命令使用
  7. python书籍_年度最多安利的10本Python书籍
  8. SVG 坐标和 viewBox
  9. Orcad Library Builder使用教程以及安装踩坑记录
  10. 安装vs2015 、如何创建MFC项目
  11. 数据人必会的Excel|掌握32个Excel小技巧，成为效率达人(一)
  12. 计算机断层扫描技术,温泽集团推出通用型exaCT U计算机断层扫描技术
  13. SpringSecurity实战(二)-基于数据库认证授权
  14. STM32通过USB方式烧录程序DFU详解 ( 使用新版本的DFU工具 DfuSe_Demo_V3.0.5_Setup 测试ok 2018-7-27 改)
  15. 悉尼大学USYD2022S2// INFO1110// Week2 lecture2a: Variables and Data types
  16. 登陆注册小Demo实现
  17. 在eclipse启动tomcat运行一个web程序，报java.lang.OutOfMemoryError: PermGen space
  18. 母版页的详细使用介绍
  19. iOS 制作framework（SDK）的流程
  20. 原理图库：元器件引脚命名如何输出上划线

热门文章

  1. 计算机视觉和机器学习，代码，论文大全
  2. JSTL不同版本和EL表达式的关联
  3. SRM 403(1-250pt, 1-500pt)
  4. android中的MotionEvent 及其它事件处理
  5. ubuntu php加载不了gd,ubuntu 中php不支持gd库的freetype，导致页面验证码无法加载
  6. STM32-关于Proteus 仿真无法运行STM32CubeMX自动生成的代码
  7. Nodejs ---- 升级到指定版本
  8. csdn如何写出文章，拥有较高的推荐量以及点击率
  9. Java基础，不需要使用复杂语句，实现出计算机功能，Java计算机，Java计算器
  10. 创建触发器报错_Oracle行级触发器的使用