核(CORE)是一个数字系统的核心,负责整个系统的内存调度,中断管理,算术逻辑运算等,如同整个系统的大脑,是由物理电气实现逻辑功能的关键。尽管复杂,但不可忽略的是,核同其他数字器件一样,也是一个典型的逻辑器件(准确的说是时序逻辑),也由逻辑门、触发器构成,那么也就可以由硬件描述语言来描述。
  既然核可以由HDL来描述,那么对于每一个特定功能和性能(即逻辑的时序和功能特定)的核而言,必有一组HDL描述等价于它,而具体的器件信号、封装等,只不过是这组HDL依赖具体工艺的一种物理实现罢了。因此,我们应该认识到,所谓核,本质上是一种知识产权,是一种特定的可描述的逻辑结构。
  现在的FPGA设计,规模巨大而且功能复杂,因此设计的每一个部分都从头开始是不切实际的。一种解决的办法是:对于较为通用的部分可以重用现有的功能模块,而把主要的时间和资源用在设计中的那些全新的、独特的部分。这就像是你在开发应用程序的时候就不用直接去写驱动物理硬件的代码,而是直接调用Windows提供的API就行了。 这种功能模块我们称作IP核(Intelligent Property)
  IP核是具有知识产权核的集成电路芯核总称,是经过反复验证过的、具有特定功能的宏模块,与芯片制造工艺无关,可以移植到不同的半导体工艺中。到了SOC 阶段,IP 核设计已成为ASIC 电路设计公司和FPGA 提供商的重要任务,也是其实力体现。对于FPGA 开发软件,其提供的IP 核越丰富,用户的设计就越方便,其市场占用率就越高。目前,IP 核已经变成系统设计的基本单元,并作为独立设计成果被交换、转让和销售。
  从IP核的提供方式上,通常将其分为软核、固核和硬核这3类。从完成IP核所花费的成本来讲,硬核代价最大; 从使用灵活性来讲,软核的可复用使用性最高。与软核实现方式相比,硬核可以把功耗降低5~10 倍, 节约将近90% 的逻辑资源。
  软核(Soft IP Core) : 软核在EDA 设计领域指的是综合之前的寄存器传输级(RTL) 模型;具体在FPGA 设计中指的是对电路的硬件语言描述,包括逻辑描述、网表和帮助文档等。软核只经过功能仿真,需要经过综合以及布局布线才能使用。其优点是灵活性高、可移植性强,允许用户自配置;缺点是对模块的预测性较低,在后续设计中存在发生错误的可能性,有一定的设计风险。软核是IP 核应用最广泛的形式。
  固核(Firm IP Core) :固核在EDA 设计领域指的是带有平面规划信息的网表;具体在FPGA 设计中可以看做带有布局规划的软核,通常以RTL 代码和对应具体工艺网表的混合形式提供。将RTL 描述结合具体标准单元库进行综合优化设计,形成门级网表,再通过布局布线工具即可使用。和软核相比,固核的设计灵活性稍差,但在可靠性上有较大提高。 目前,固核也是IP 核的主流形式之一。
  硬核 (Hard IP Core) :硬核在EDA 设计领域指经过验证的设计版图;具体在FPGA 设计中指布局和工艺固定、经过前端和后端验证的设计,设计人员不能对其修改。不能修改的原因有两个:首先是系统设计对各个模块的时序要求很严格,不允许打乱已有的物理版图;其次是保护知识产权的要求,不允许设计人员对其有任何改动。IP 硬核的不许修改特点使其复用有一定的困难,因此只能用于某些特定应用,使用范围较窄。
  硬核是固化在FPGA内部的特殊硬件电路,简单理解的话,可以把硬核看成是嵌入在FPGA内部的ASIC。如嵌入式RAM,嵌入式乘法器,PLL等。
  软核是用FPGA的通用逻辑资源(LUT+FF)搭建而成的。从用户使用角度来看,二者没有什么开发难度上的区别;性能上,一般硬核速度比软核高,整体功耗也要低一些。
  
转自:https://www.cnblogs.com/lifan3a/articles/4229952.html

FPGA的软核、硬核以及固核的概念相关推荐

  1. FPGA的IP软核、硬核以及固核

    PART1 IP(Intellectual Property)就是常说的知识产权.美国Dataquest咨询公司将半导体产业的IP定义为用于ASIC.ASSP和PLD等当中,并且是预先设计好的电路模块 ...

  2. 软核、硬核以及固核的概念

    现在的FPGA设计,规模巨大而且功能复杂,因此设计的额每一个部分都是从头开始是不切实际的.一种解决的办法是:对于较为通用的部分可以重用现有的功能模块,而把主要的时间和资源用在设计中的那些全新的.独特的 ...

  3. 3级调度 fpga_FPGA的软核、硬核、固核

    "核" 现在的FPGA设计,规模巨大而且功能复杂,因此设计的每一个部分都从头开始是不切实际的.一种解决的办法是:对于较为通用的部分可以重用现有的功能模块,而把主要的时间和资源用在设 ...

  4. (22)FPGA软核、固核、硬核介绍

    (22)FPGA软核.固核.硬核介绍 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)FPGA软核.固核.硬核介绍 5)结语 1.2 FPGA简介 FPGA(Field ...

  5. 软核、硬核和固核的区别

    软核: 把经过功能验证的.可综合的.实现后电路结构总门数在五千门以上的Verilog HDL模型称为软核(soft core). 硬核: 把在某一种专用集成电路工艺的(ASIC)器件上实现的.经过检验 ...

  6. 软核、固核、硬核的区别【转】

    IP(Intellectual Property)就是常说的知识产权.美国Dataquest咨询公司将半导体产业的IP定义为用于ASIC.ASSP和PLD等当中,并且是预先设计好的电路模块.IP核模块 ...

  7. 软核,硬核、固核的区别!

    软核,硬核.固核的区别! IP(Intellectual Property)就是常说的知识产权.美国Dataquest咨询公司将半导体产业的IP定义为用于ASIC.ASSP和PLD等当中,并且是预先设 ...

  8. 软核、固核、硬核的区别

    软核,硬核.固核的区别! IP(Intellectual Property)就是常说的知识产权.美国Dataquest咨询公司将半导体产业的IP定义为用于ASIC.ASSP和PLD等当中,并且是预先设 ...

  9. FPGA移植软核的原理

    FPGA设计,规模巨大而且功能复杂,因此设计的每一个部分都从头开始是不切实际的.一种解决的办法是:对于较为通用的部分可以重用现有的功能模块,而把主要的时间和资源用在设计中的那些全新的.独特的部分.这就 ...

最新文章

  1. Web框架之Django_09 重要组件(Django中间件、csrf跨站请求伪造)
  2. 反激式开关电源变压器设计
  3. 机器人防火墙:人机识别在应用安全及风控领域的一点实践
  4. 为什么Python是最吸金编程语言?
  5. P5825-排列计数【EGF,NTT】
  6. 【FFMPEG源码终极解析】 av_packet_alloc 与 av_packet_free
  7. 媒智科技--深度学习算法Python后台开发--热招中~
  8. 通过Attached Property给控件绑定Command(三)
  9. 一个非常经典的erp教程
  10. 第一次写oracle SQL 两个表链接查询
  11. 在Java中如何遍历Map对象
  12. 服务器PHPWAMP_IN2安装redis
  13. 渗透攻击阶段 PTES
  14. Arduino DY-SV17F自动语音播报
  15. MySQL死锁分析与解决之路
  16. mysql创建索引视图_mysql中创建视图、索引
  17. openresty 网关rsa+aes+redis鉴权解密
  18. Nebula Graph介绍和SpringBoot环境连接和查询
  19. Android读出Excel报表数据然后导出写入到SQLite数据库
  20. 2006年最热门的职业

热门文章

  1. “华为杯”研究生数学建模竞赛2007年-【华为杯】B题:机械臂运动路径设计问题(附获奖论文)
  2. java画板实验_java画板实验报告.docx
  3. python文本预处理
  4. 关于远程教育行业的移动平台设计
  5. 高中学业水平测试计算机考试知识点,【终极完整】高中通用技术学业水平考试知识点汇总...
  6. WebSocket 知识使用
  7. [源码和文档分享]基于Python的拼音汉字转换程序
  8. java8特性:list转Map并排序
  9. 【数据库-MySql】[Err] 1062 - Duplicate entry '1-1' for key 'PRIMARY'
  10. C和指针_编程练习_第9章_第11题