ARM架构中MMU/TLB/Cache的一些概念和寄存器

★★★ 个人博客导读首页—点击此处 ★★★

相关文章
1、ARMV8-aarch64的MMU学习笔记
2、aarch64的TCR寄存器介绍

文章目录

1、MMU/Cache相关的一些基本概念
- (1)、Write-through 和 Write-back
- (2)、Write allocate 和No-write allocate
- (3)、Inner 和Outer
- (4)、Shareable、Inner-shareable、outer-shareable
2、MMU/cache maintenance相关的寄存器
- (1)、address translation
- (2)、TLB maintenance
- (3)、cache maintenance
- (4)、Base system registers
- - TTBR0_ELx TTBR1_ELx
  - TCR_ELx
  - MAIR_ELx

1、MMU/Cache相关的一些基本概念

(1)、Write-through 和 Write-back

Write-through- Write is done synchronously both to the cache and to the backing store.
Write-back (or Write-behind) - Writing is done only to the cache. A modified cache block is written back to the store, just before it is replaced.

Write-through（直写模式）在数据更新时，同时写入缓存Cache和后端存储。此模式的优点是操作简单；缺点是因为数据修改需要同时写入存储，数据写入速度较慢
Write-back（回写模式）在数据更新时只写入缓存Cache。只在数据被替换出缓存时，被修改的缓存数据才会被写到后端存储。此模式的优点是数据写入速度快，因为不需要写存储；缺点是一旦更新后的数据未被写入存储时出现系统掉电的情况，数据将无法找回。

(2)、Write allocate 和No-write allocate

Write-misses写缺失的处理方式
对于写操作，存在写入缓存缺失数据的情况，这时有两种处理方式：
Write allocate (aka Fetch on write) - Datum at the missed-write location is loaded to cache, followed by a write-hit operation. In this approach, write misses are similar to read-misses.
No-write allocate (aka Write-no-allocate, Write around) - Datum at the missed-write location is not loaded to cache, and is written directly to the backing store. In this approach, actually only system reads are being cached.

Write allocate方式将写入位置读入缓存，然后采用write-hit（缓存命中写入）操作。写缺失操作与读缺失操作类似。
No-write allocate方式并不将写入位置读入缓存，而是直接将数据写入存储。这种方式下，只有读操作会被缓存。

无论是Write-through还是Write-back都可以使用写缺失的两种方式之一。只是通常Write-back采用Write allocate方式，而Write-through采用No-write allocate方式；因为多次写入同一缓存时，Write allocate配合Write-back可以提升性能；而对于Write-through则没有帮助。

(3)、Inner 和Outer

Inner Cache是指在微架构之内的Cache，如ARM微架构中含有L1和L2两级Cache，
Outer Cache指在微架构之外的Cache

(4)、Shareable、Inner-shareable、outer-shareable

Shareable的很容易理解，就是某个地址的可能被别人使用。我们在定义某个页属性的时候会给出。Non-Shareable就是只有自己使用。当然，定义成Non-Shareable不表示别人不可以用。某个地址A如果在核1上映射成Shareable，核2映射成Non-Shareable，并且两个核通过CCI400相连。那么核1在访问A的时候，总线会去监听核2，而核2访问A的时候，总线直接访问内存，不监听核1。显然这种做法是错误的。

对于Inner和Outer Shareable，有个简单的的理解，就是认为他们都是一个东西。在最近的ARM A系列处理器上上，配置处理器RTL的时候，会选择是不是把inner的传输送到ACE口上。当存在多个处理器簇或者需要双向一致性的GPU时，就需要设成送到ACE端口。这样，内部的操作，无论inner shareable还是outershareable，都会经由CCI广播到别的ACE口上。

2、MMU/cache maintenance相关的寄存器

MMU(address translation /TLB maintenance)、cache maintenance相关的寄存器

(1)、address translation

address translation 共计14个寄存器

(2)、TLB maintenance

TLB maintenance数十个寄存器
(以下截取部分)

(3)、cache maintenance

(4)、Base system registers

系统寄存器中, 和MMU/Cache相关的寄存器有:

TTBR0_ELx TTBR1_ELx

(aarch64)

TTBR0_EL1
TTBR0_EL2
TTBR0_EL3
TTBR1_EL1
VTTBR_EL2

(aarch32)

TTBR0
TTBR1
HTTBR
VTTBR

TCR_ELx

(aarch64)

TCR_EL1
TCR_EL2
TCR_EL3
VTCR_EL2

(aarch32)

TTBCR(NS)
HTCR
TTBCR(S)
VTCR

MAIR_ELx

MAIR_EL1
MAIR_EL2
MAIR_EL3