Intel Sandy Bridge/Ivy Bridge架构/微架构/流水线 (9) - 流水线前端/微指令队列循环流侦测器LSD

Micro-op Queue and the Loop Stream Detector (LSD)

微指令队列将流水线前端与乱序引擎解耦合（即隔离开）。它位于微指令生成单元与重命名单元之间（参看上图），主要功能是用于隐藏不同的微指令来源（即传统译码流水线，MSROM和微指令缓存）产生的“气泡现象（即带宽不均衡）”，确保每周期可以发送4条微指令给流水线后续阶段（即乱序引擎）。

对某些指令类型，微指令队列在译码之后具有一些额外的功能。尤其是，读存操作与计算操作以及所有的写存操作，当使用变址寻址时，在译码器和微指令缓存中都表现为单条微指令（即微熔合机制）。但是在微指令队列中，这些操作会被分裂成两条微指令，被称为“离解”过程（un-lamination process）：一条微指令执行读存操作，另一条执行计算操作。下面是一条典型的“读存加计算”指令：

ADD RAX, [RBP+RSI]; rax = rax + LD(RBP+RSI)

类似的，下面这条写存指令具有3个寄存器源（注意不是源操作数），会分解成“生成存储地址”与“生成存储数据”两个字操作。

MOV [ESP+ECX*4+12345678], AL

通过“离解过程”生成的额外的微指令会使用重命名和退役带宽；但是，总体上会有省电效果。对于大量使用变址寻址模式的代码（通常是数组处理），重新设计程序算法，使用基址寻址（或相对基址寻址）有时候可以提升程序性能，因为可以保持读存操作与计算操作以及存储操作始终处于熔合状态，即不会被微指令队列“离解”。

The Loop Stream Detector (LSD)

循环流侦测器LSD最初由Intel Core微架构引入（注：位于BPU中）。LSD侦测符合条件的小循环，将其锁定在微指令队列中。循环指令可以直接从微指令队列中获取，不再需要取指/译码或者从任何的缓存中读取微指令，直到分支预测失败结束循环。

符合如下特征的循环方可由LSD/微指令队列锁定：

最多由8个32字节指令块构成
最多28条微指令（~28 x86指令）
所有的微指令同时存在于微指令缓存中
可以包括最多8个采纳分支，且这些分支不能是CALL或者RET指令
不能有未匹配的栈操作。例如，PUSH指令比POP指令多。

许多计算密集型的循环，查找，和软件字符串搬移操作都符合这些特征。

软件应该“机会主义式的”使用LSD功能。对于要求高性能的代码，循环展开通常比LSD循环锁定更受推荐，即便是循环展开可能导致无法做LSD锁定（例如代码长度过大）。

Intel Sandy Bridge/Ivy Bridge架构/微架构/流水线 (9) - 流水线前端/微指令队列循环流侦测器LSD相关推荐

Intel Sandy Bridge/Ivy Bridge架构/微架构/流水线 (20) - IvyBridge微架构
Intel® Ivy Bridge Microarchitecture 第三代Intel Core处理器是基于Ivy Bridge微架构的.上述的Sandy Bridge微架构的特性也都适用于Ivy ...
Intel Haswell/Broadwell架构/微架构/流水线 (2)-流水线前端
The Front End 除了继承了Sandy Bridge/Ivy Bridge微架构的前端特性,Haswell微架构对流水线前端做的额外增强如下: 微指令缓存(uop cache,即decode ...
Intel Skylake (Server) 架构/微架构/流水线 (2) - 体系结构新特性
Intel Skylake Server微架构引入了如下的新特性(某些特性可能不是全系处理器标配),允许程序员为应用程序优化性能和能耗. 处理器核基于Intel Skylake Server微架构,这 ...
Intel Skylake (Client) 架构/微架构/流水线 (5) - PAUSE指令时延
PAUSE Latency in Skylake Microarchitecture PAUSE指令通常用于软件线程中,这些线程运行在一个处理器核的两个逻辑处理器中,等待某个锁被释放.这种短小的等待循 ...
Intel® Nehalem/Westmere架构/微架构/流水线 (3) - 流水线前端
Front End Overview 下图展示了Nehalem微架构流水线前端的主要构成组件.取指单元IFU每个周期可以从一级指令缓存中读取16字节的对齐指令流,然后将其送到指令长度译码器ILD中.指 ...
Intel Core Enhanced Core架构/微架构/流水线 (6) - 指令预译码/指令队列/指令译码
Instruction PreDecode 指令预译码器从指令Cache或者指令预取缓存区中接收16字节的指令流,执行如下的预译码操作: 确定每条指令的长度(注:x86指令是变长指令) 译码每条指令的 ...
Intel Skylake (Client) 架构/微架构/流水线 (2) - 前端
The Front End 相比起前代,Skylake Client微架构的前端做了如下增强: 传统的译码流水线可以每周期译码出5条微指令,前代是4条微指令. 译码后微指令缓存(DSB,即Decod ...
Intel Sandy Bridge/Ivy Bridge架构/微架构/流水线 (1) - 特性概述
Intel Sandy Bridge/Ivy Bridge Microarchitecture Intel Sandy Bridge微架构继承了Intel Core微架构与Nehalem微架构的成功之 ...
Intel, AMD及VIA CPU的微架构（39，完）
21. 微架构的比较已经调查的最先进微架构代表了不同的微架构核心:AMD,Pentium 4(NetBurst),Pentium M与Intel Core 2核心.现在我将讨论这些微架构的优缺点.我 ...

Intel Sandy Bridge/Ivy Bridge架构/微架构/流水线 (9) - 流水线前端/微指令队列循环流侦测器LSD

Micro-op Queue and the Loop Stream Detector (LSD)

Intel Sandy Bridge/Ivy Bridge架构/微架构/流水线 (9) - 流水线前端/微指令队列循环流侦测器LSD相关推荐

最新文章

热门文章