Xilinx器件IO部分都有IDELAYCTRL,很多从Altera转过来的工程师都很疑惑它的用法和作用。IDELAYCTRL是IO的一个模块,在vivado设备可以看到它的位置,通常是按照银行来分布。它能够根据器件的PVT(工艺,电压和温度)差异给IO延迟模块提供精确的延迟抽头。它一定是和IODELAY模块一起使用的,端口RDY代表了IODELAY模块经过正常校准后的结果。

图1.IDELAYCTRL位置(可手动约束),端口模块

模块调用原语:
IDELAYCTRL dlyctrl

.RDY(rdy),

.REFCLK(refclk),

.RST(rst)

);

注意事项:

A. IDELAYCTRL需要有复位信号,每次RDY信号拉低后复位,持续50ns以上;

B. REFCLK:频率200MHz,提供延迟的参考抽头基准。

C.当存在跨银行管脚都需要IDELAYCTRL时,最好按照银行复制调用,和LOC约束,否则工具可能报错。了解一下IDLEAY属性,可以更好地了解IDELAYCTRL

IDELAYE2#(

.CINVCTRL_SEL(“ FALSE”),//启用动态时钟反转(“ TRUE” /“ FALSE”)//这可能对异步模式很有帮助

.DELAY_SRC(“ IDATAIN”),

.HIGH_PERFORMANCE_MODE(“ TRUE”),

.IDELAY_TYPE(“ VARIABLE”),

.IDELAY_VALUE(0),

.REFCLK_FREQUENCY(200.0),

.SIGNAL_PATTERN(“ DATA”),

.PIPE_SEL(“ FALSE”)

更多信息,请参考xilinx手册ug471。

Xilinx IDELAYCTRL相关推荐

  1. Xilinx Select IO的介绍

    Virtex系列的FPGA的 基本I/O逻辑资源都包括组合输入.输出资源,三态输出控制.寄存器输入输出控制.SDR输入输出.DDR输出三态控制等.此外V5.V6器件还包括了IODELAY提供了对高分辨 ...

  2. Xilinx IOdelay--Virtex-5介绍

    前言 1.IDELAYCTRL原语 可以参考virtex-5用户手册 补充介绍,资料来自百度文库 2.IODELAY 3.IDELAYCTRL 参考文献     1. Xilinx SelectIO资 ...

  3. XIlinx MIG 控制DDR3 SO-DIMM内存条(二):MIG IP核学习

    目录 1 简介 2 IP核自定义 2.1 设置IP核参数 2.1.1 Pin Compatible FPGAs 2.1.2 Memory Selection 2.1.3 Controller Opti ...

  4. [Place 30-51] IDELAYCTRL elements have been found to be associated with IODELAY_GROUP ‘CAMERALINK‘,

    vivado工程一段时间都可以正常运行,突然有一天,报了如下错误 [DRC PLIDC-2] IDELAYCTRLs assigned to group with no IODELAYs: IDELA ...

  5. Xilinx IDELAYE2应用笔记及仿真实操

    文章目录 一.为什么要学习IDELAYE2 二.IDELAYE2原语 1.IDELAYE2端口说明 2.IDELAYE2属性说明 3.IDELAYE2的延时计算 4.IDELAYE2模式 1.固定延迟 ...

  6. Xilinx 原语简介--(Xilinx FPGA开发实用教程)

    目录 前言 1.Xilinx 原语简介 1.1 时钟组件原语(Clock Components) 1.1.1 BUFG 1.1.2 BUFGMUX 1.2 I/O端口组件(IO Components) ...

  7. XILINX K7 DDR3引脚验证总结

    最近做了一个FPGA引脚验证,搞的很不顺利,各种坑人的问题,在这里分享一下遇到的问题和解决方法:希望能帮到大家.如果有问题欢迎交流,QQ1823167315 先介绍背景 XILINX FPGA型号:x ...

  8. Xilinx文档编号及其内容索引

    Xilinx文档的数量非常多.即使全职从事FPGA相关工作,没有几年时间不可能对器件特性.应用.注意事项等等有较为全面的了解.本文记录了我自使用Xilinx系列FPGA以来或精读.或翻阅.或查询过的文 ...

  9. Xilinx MIG IP核使用

    Xilinx MIG IP核使用 Clock Period:选择ddr芯片的工作时钟(这个时钟是从FPGA接口到DDR的时钟,ddr芯片会以这个时钟采数据) PHY to Controller Clo ...

最新文章

  1. VS2010使用Skin++
  2. 细节解密:当前最佳的YOLOv4是如何炼成火眼金睛的?
  3. document事件及例子
  4. 业务功能中包含邮件发送,怎么测试?
  5. IdentityServer4 SigningCredential(RSA 证书加密)
  6. php 怎么定义一个空对象,php定义空对象的方法
  7. 详解AST抽象语法树
  8. div展示html文本,html – 使文本适合div
  9. python 计算每日累计_一颗韭菜的自我修养:用 Python 分析下股市,练练手
  10. Vue 实现图片在循环中 默认 和 选中 之间的点击切换
  11. php把视频剪辑成15秒一段,如何快速分割视频 一个视频或一个电影截取变成几份的功能 一段段截取 太累了...
  12. 【iOS-Cocos2d游戏开发之十五】详解CCProgressTimer 进度条实现“理想”游戏进度条!...
  13. Android技术分享| 【你画我猜】Android 快速实现
  14. 新中大财务软件银色快车问题合集汇总 您遇到的问题基本都可以解决 SE
  15. 微信开发之微信jssdk录音功能开发
  16. linux五笔输入法制作_在linux下制作拼音五笔输入法
  17. 三星 android 5.0.2,三星官方ROM Android5.0 Deodex教程
  18. ae合成设置快捷键_必收藏的AE常用快捷键(全不全,看过才知道)
  19. java新加入,网盘,磁力搜索以及互联网匿名工具
  20. 聊天系统php源码,PHP聊天系统DuckCha 功能非常强大的在线聊天程序源码

热门文章

  1. 计算机程序中的keymapping,计算机基础(双语)Keyterms.doc
  2. 常见的python连接数据库包
  3. JetLinks学习笔记一
  4. NOI2009 诗人小G
  5. 青云MR集群初步使用指南
  6. WSM ,BSM,SCI,DSRC
  7. Burpsuite破解用户名和密码
  8. fancybox iframe
  9. java —— 后台利用监听器统计在线人数
  10. 基于爬虫爬取的数据,完成数据展示网站