用161计数器芯片，设计一个M=12的计数器

因为我们知道74161是16进制计数器，16>12，所以我们用一个74161计数器采用置零法或者置数法设计一个12进制计数器，这里我们采用置数法。

因为74161是同步置数，所以计数器会从0000计数到1011，在下一个CLK脉冲上升沿到来时计数器置数到0000从而继续循环计数，我们可以在到达1011时让计数器输出1，其他情况下输出0，从而完成计数器的设计工作。
我们先建立一个project，然后新建一个Block Diagram文件双击BDF空白处，添加组件符号。如图所示。

然后编译一次，新建一个vwf，矢量波形仿真文件,双击name下空白处，点击node finder然后对其添加输入，输出管脚，可以根据pins：input或者pins：out点击list来选择输入输出引脚。切记在设置引脚前要先编译一次

接下来设置输入引脚的值，在这里我们设置A,B,C,D引脚输入值均为0000，ENT与ENP的值均为1，CLRN在0到10ns为0，其他情况下为1。CLK为时钟脉冲信号。

最后编译仿真得出仿真图。

从图中可以得出，仿真结果与设计目的相符，设计正确。

使用Quartus II9.0实现用74161计数器设计一个12进制的计数器相关推荐

使用Quartus II9.0实现用74161计数器设计一个20进制的计数器
用74161计数器芯片设计一个20进制的计数器因为我们知道74161是16进制计数器,16<20,所以我们要用2个74161计数器,可以将一个74161变为二进制,一个74161变为10进制从 ...
D触发器设计同步12进制加计数器
要求: 1.利用D触发器设计一个同步12进制的加法计数器,写出设计过程: 2.用Multisim进行仿真,借助逻辑分析仪,观察波形图. 步骤: 首先列出同步十二进制加法计数电路的状态表确定激励方程组 ...
用二进制计数器集成芯片74161设计一个64进制计数器
用二进制计数器集成芯片74161设计一个64进制计数器.要求分别用反馈清零法和反馈置数法实现.画出设计的电路图. 端口介绍: A B C D为置数的数字输入端(其中D为最高位,A为最低位),在实现置数 ...
数字逻辑练习题（十一）利用74LS161设计一个七进制计数器
一.题目描述已知74LS161为同步四位二进制加法计数器,其逻辑符号和功能表如下,请利用74LS161设计一个七进制计数器.应写出分析设计过程. 二.问题解答 (1)分析采用同步置数法进行设计:
两片74161实现60进制_如何用两片74160来接一个60进制的计数器
展开全部 74160是一个10进制计数芯片,用两片可构32313133353236313431303231363533e4b893e5b19e31333433646433成最大为100进制的计数器,只 ...
数电练习题【利用74LS161完成一个8进制的计数器，要求初值为0100】
本次带来的是一道数电练习题,74LS161的八进制计数器,题中要求初值0100,所以我们给预值0100,由于0100二进制码转换为十进制码为4(n为十进制的初值,所以本题中n=4),题中又要求做八进制 ...
※以一片74163(同步十六进制加法计数器)为核心部件设计可变进制(两种进制选择)计数器
题: 设计一个可控进制的计数器, 当输入控制变量M=0时工作在5进制; M=1时工作在15进制. 分析: 根据之前博客中的分析, 我们可以通过两种方法来进行设计. 设计方案1: 我们可以通过设计741 ...
使用Quartus II9.0验证74161计数器
使用Quartus II9.0验证74161计数器首先使用Quartus,新建一个项目New Quartus Project,创建一个BDF文件,双击BDF空白处,添加组件符号. 然后编译一次,新建 ...
步进电机控制器设计利用Quartus ii9.0设计一个具有四相单四拍
步进电机控制器设计利用Quartus ii9.0设计一个具有四相单四拍,四相双四拍和四相八拍的脉冲分配器.设计一个三选一数据选择器来控制pause信号选择工作方式,以及用两个74160与两个7447 ...

使用Quartus II9.0实现用74161计数器设计一个12进制的计数器

用161计数器芯片，设计一个M=12的计数器

使用Quartus II9.0实现用74161计数器设计一个12进制的计数器相关推荐

最新文章

热门文章