2022年中级网络工程师备考(非网络知识部分)

中级网络工程师备考——非网络知识部分

计算机硬件基础
- 计算机科学计数
- 计算机体系结构
- - 指令寻址方式
  - 高速缓存(Cache)
  - 字节编址
  - 主存、系统可靠性
操作系统
- 进程管理
- 存储管理
- 文件管理
- 设备管理
系统开发和项目管理
- 软件基本概念
- 软件生命周期
- 软件开发模型
- 软件设计概念
- 软件测试概念
- 进度管理
法律法规与标准化
- 著作权
- 商标权
- 专利权
数据通信基础
- 信道技术
- 信号技术
- - 曼彻斯特编码
- 差错控制

本人本科网络工程，复习时间仅作参考。

计算机硬件基础

复习时间： 20分钟。

计算机科学计数

计组的那些内容：补码原码移码，大概复习一下表示的范围就可以了。

计算机体系结构

(2019上半年上午)计算机在执行指令的过程中，需要由( CPU的控制器 )产生每条指令的操作信号并将信号送往相应的部件进行处理，以完成指定的操作。

控制器是中央处理器的核心，主要功能就是统一指挥并控制计算机各部件协调工作，所依据的是机器指令，其实就是向计算机其他部件发送控制指令。 控制器由程序计数器(PC)、指令寄存器(IR)、指令译码器、时序部件、微操作控制信号形成部件和中断机构组成。

(2018年上半年上午)CPU在执行算术运算或者逻辑运算时，常将源操作数和结果暂存在(累加器(AC))中。

累加寄存器(AC)通常简称为累加器，其功能是当运算器的算术逻辑单元ALU执行算数运算或逻辑运算时，为ALU提供一个工作区。累加寄存器暂时用于存放ALU运算的结果。显然，运算器中至少要有一个累加寄存器。

(2016年下半年上午)在程序运行过程中，CPU需要将指令从内存中取出并加以分析和执行。CPU依据(指令周期的不同阶段)来区分在内存中以二进制编码形式存放的指令和数据。

在传统计算机(冯诺伊曼)中，CPU根据指令周期的不同阶段来区分在内存中以二进制编码形式存放的指令和数据的，取指周期取出的是指令，执行周期取出的是数据。

(2016年下半年上午)在一个指令周期内，计算机为了从内存中读取指令操作码，首先要将(程序计数器(PC))的内容送到地址总线上。

为了保存程序能够连续地执行，CPU必须使用某些手段来确定下一条指令的地址。程序计数器中存放的是下一条指令的地址。

指令寻址方式

(2018年下半年上午)在指令系统的各种寻址方式中，获取操作数最快的方式是(立即寻址)。
(2015年下半年上午)在机器指令的地址字段中，直接指出操作数本身的寻址方式称为(立即寻址)。

立即寻址： 操作数直接存放在指令的地址码中。此方式从指令中获取操作数的速度最快。优点是不需要数据存储单元，缺点是立即寻址方式通常仅仅用来指定一些精度要求不高的整型常量，数据的长度不能太长。
直接寻址： 在指令中直接给出参加运算的操作数或运算结果所存放的主存地址，即在指令中直接给出有效地址。
寄存器寻址： 指令在执行过程中所需要的操作数源于寄存器，运算结果也写回寄存器中。这种寻址方式在所有的RISC计算机及大部分的CISC计算机种得到了广泛应用。有寄存器直接寻址于寄存器间接寻址之分。其中，在寄存器间接寻址方式中，寄存器内存放的是操作数的地址，而不是操作数本身，即操作数是通过寄存器间接得到的，因此被称为寄存器间接寻址。

(2019年上半年上午)在以下关于RISC(精简指令集计算机)技术的叙述中，错误的是(B)。
A.指令长度固定、指令种类尽量少
B.指令功能强大、寻址方式复杂多样
C.增加寄存器数目以减少访存次数
D.用硬布线电路实现指令解码，快速完成指令译码

RISC鼓励尽可能使用较少的寻址方式，可以简化实现逻辑、提高效率。相反，CISC则提倡通过丰富的寻址方式来为用户编程提供更大的灵活性。

(2018年下半年上午)在以下关于流水线方式执行指令的叙述中，不正确的是(A)。
A.流水线方式可提高单条指令的执行速度
B.使用流水线方式可同时执行多条指令
C.流水线方式提高了各部件的利用率
D.流水线方式提高了系统的吞吐率

流水线是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术，即可以同时为多条指令的不同部分工作，以提高各部件的利用率和指令的平均执行速度。
流水线方式并不能提高单条指令的执行速度。

(2018年上半年上午)流水线的吞吐率是指单位时间流水线处理的任务数，如果各段流水的操作时间不同，则流水线的吞吐率是(最长流水段操作时间)的倒数。

流水线处理机在执行指令时，把执行过程分为若干个流水段，若各流水段需要的时间不同，则流水线必须选择各级中时间较大者为流水段的处理时间。
流水线的吞吐率是指单位时间流水线处理输出的结果的数目，因此流水线在理论上的最大吞吐率为一个流水段周期的倒数，即最长流水段操作时间的倒数。

(2017年下半年上午真题)某四级指令流水线分别完成取指、取数、运算、保存结果四步操作。若完成上述操作的时间依次为8ns、9ns、4ns、8ns，则该流水线的操作周期应至少为(9)ns。

流水线的操作周期为指令执行阶段中执行时间最长的一段。

(2016年下半年上午)将一条指令的执行过程分解为取指、分析和执行三步，按照流水线方式执行，若取指时间=4Δ\varDeltaΔt、分析时间=2Δ\varDeltaΔt、执行时间=3Δ\varDeltaΔt，则执行完100条指令，需要的时间为(405)Δ\varDeltaΔt。

流水线执行时间的计算方法：TTT=执行第一条指令所需时间+(指令条数-1)×\times×流水线周期，即T=(4+2+3)+99×4=405ΔtT=(4+2+3)+99\times4=405\varDelta tT=(4+2+3)+99×4=405Δt。

(2015年上半年上午)在以下关于指令流水线性能度量的叙述中，错误的是(D)。
A.最大吞吐率取决于流水线中最慢一段所需的时间。
B.流水线出现断流，加速比会明显下降。
C.要使加速比和效率最大化，应该对流水线各级采用相同的运行时间。
D.流水线采用异步控制会明星提高其性能。

异步流动是指任务从流水线流出的次序同流入流水线的次序不一样，也被称为乱序流动或错序流动。流水线性能会下降。

高速缓存(Cache)

(2019年下半年上午)在CPU内外常设置多级高速缓存(Cache)，其主要目的是(提高CPU访问主存数据或指令的效率)。

由于CPU在存储系统之间存在着数据传送带宽的限制，因此在其中设置了Cache(高速缓冲存储器，简称高速缓存，通常传输速度比主存更快)，以提高整体效率，由于其成本更高，因此Cache的容量比主存小得多。

(2018年下半年上午)在存储体系中位于主存与CPU之间的高速缓存(Cache)用于存放主存中部分信息的副本，主存地址与Cache地址之间的转换工作(由硬件自动完成)。

Cache为高速缓存，其改善系统性能的主要依据是程序的局部性原理。通俗地说，就是在一段时间内，执行的语句常集中于某个局部。Cache正是通过将访问集中的来自主存的内容放在速度更快的Cache上来提高性能的，因此Cache单元地址转换需要由稳定且高速的硬件来完成。

字节编址

(2019年下半年上午)内存按字节编址，地址从A0000H到CFFFFH，共有(192K)字节。若用存储容量为64KB×8bit的存储器芯片构成该内存空间，则至少需要(3)片。

内存按字节编址，地址从A0000H到CFFFFH，一共有CFFFF-A0000+1=30000H个地址空间，将30000H转为二进制数，即11 0000 0000 0000 0000,然后转换为十进制数，即192K，按字节编址就是192KB，芯片数目=192×8/64×8=3192\times 8/64 \times8=3192×8/64×8=3

(2018年上半年上午)使用图像扫描仪以300DPI的分辨率扫描一张3英寸×4英寸的图片，可以得到(900像素×1200像素)的数字图像。

扫描精度是300DPI，那么文件尺寸应该是(3×300)×(4×300)=900像素×1200像素。

(2017年下半年上午)内存按字节编址。若用存储容量为32KB×8bit的存储器芯片构成地址从A0000H到DFFFFH的内存，则至少需要(8)片芯片。

存储区域空间为DFFFF-A0000+1=40000H，按字节编址。总容量为(1 000 000 000 000 000 000)×2=2182^{18}218B=282^828KB，芯片数量为28/(32×8)=82^8/(32×8)=828/(32×8)=8片。

主存、系统可靠性

(2017年下半年上午)计算机系统的主存主要是由(DRAM)构成的。

DRAM(动态随机存储器)为最常见的计算机系统内存。为了保持数据，DRAM必须周期性地刷新。

(2015年上半年上午)在计算机中CPU对(通用寄存器)访问速度最快。

距CPU越近的存储器，CPU对其访问速度越快，每字节的成本越高，容量越小。由于寄存器距CPU最近，因此CPU对其访问速度最快，成本最高，容量有限，其次是高速缓存(缓存也有分级，L1、L2等缓存)，再次是主存（普通内存），最后是本地磁盘。

(2019年下半年上午)衡量系统可靠性的指标是:平均无故障工作时间(MTBF)和故障率λ\lambdaλ。

与系统可靠性相关的概念主要有平均无故障工作时间、平均故障修复时间、平均故障间隔时间、故障率λ\lambdaλ 等。

(2020年下半年上午) 在8086微处理器中，执行单元负责指令的执行，它主要包括(ALU运算器、通用寄存器、状态寄存器)。

微处理器是由一片或少数几片大规模集成电路组成的中央处理器(CPU)。
ALU运算器、通用寄存器、状态寄存器、程序计数器、累加器等属于CPU中的部件。

(2020年下半年上午)计算机中采用的SSD(固态硬盘)实质上是(Flash)存储器。

固态硬盘或固态驱动器(SSD)是一种主要以闪存(Flash)作为永久性存储器的计算机存储设备。

操作系统

复习时间：10分钟。(1-2分)主要涉及操作系统的进程管理、存储管理、文件管理、设备管理，很少涉及操作系统的作业管理。

进程管理

(2018年下半年上午)在某计算机系统中互斥资源R的可用数为8，系统中有3个进程(P1、P2和P3)与R竞争，且每个进程都需要i个R，该系统可能发生死锁的最小i值为()。

例如，系统中有n个并发进程，若规定每个进程需要申请i个某类资源，则当系统提供K=n×(i−1)+1K=n\times(i-1)+1K=n×(i−1)+1个同类资源时，无论采取何种方式申请使用，一定不会发生死锁。
利用公式(i−1)×3+1>8(i-1)\times 3 + 1>8(i−1)×3+1>8，得出i值最小为4。

(2016年下半年上午)假设系统有n个进程共享资源R的可用数为3，其中n⩾3n\geqslant 3n⩾3。若采用PV操作，则信号量S的取值范围应为-(n-3)~3。

假设有3个某类资源，4个进程A、B、C、D要用该类资源，最开始S=3，当A进入时，S=2；当B进入时，S=1；当C进入时，表明该类资源刚好被用完；当D进入时S=-1，表明有一个进程被阻塞了。当A用完该类资源时，进行V操作，释放该类资源，这时候，S=0，表明还有进程阻塞在该类资源上，然后唤醒一个正在等待的进程。

存储管理

(2017年上半年上午)某计算机系统页面大小为4KB，进程的页面变换如表所示。若进程的逻辑地址为2D16H。该地址经过变换后，其物理地址应为

页号	物理块号
0	1
1	3
2	4
3	6

页面大小是4K(212)B4K(2^{12})B4K(212)B，逻辑地址是2D16H，转换为二进制数是0010 1101 0001 0110，那么后12位是页内地址，前4位是页号，通过表，得知物理块号是4，所以物理块号+页内地址就是物理地址，即4D16H。

(2015年上半年上午)某进程有4个页面，页号位0~3，页面变换表及状态位、访问位和修改位的含义如表所示。
(2020年下半年上午)虚拟存储体系由(主存—辅存)两级存储器构成。

文件管理

路径分为：绝对路径、相对路径

(2019年上半年上午)某文件系统的目录结构如图所示，假设用户要访问文件book2.doc，且当前工作目录位MyDrivers，则该文件的绝对路径和相对路径分别为(\MyDrivers\user2\和user2)。

绝对路径是指从根目录开始的路径，也被称为完全路径；相对路径是指从用户工作目录开始的路径。
PS：在树形目录结构中到某一确定文件的绝对路径和相对路径均只有一条。绝对路径是确定不变的，而相对路径则随着用户工作目录的变化而不断变化。

(2015年下半年上午)在Windows系统中，设E盘的根目录下存在document1文件夹，用户在该文件夹下创建了document2文件夹，而当前文件夹为document1。若用户将test.docx文件存放在document2文件夹中，则访问该文件的绝对路径为();在程序中能正确访问该文件且效率较高的方式为()。

用户在对文件进行访问时，要给出文件所在的路径。
用户在访问一个文件时，可以通过路径名来访问。例如，如果当前文件夹是document1，则访问文件test.docx的绝对路径是E:\document1\document2，相对路径是document2\。

设备管理

(2019年下半年上午)计算机在运行过程中，进行中断处理时需保存现场，其目的是：能正确返回被中断的程序，然后继续运行。

程序中断方式：某一外设的数据准备就绪后，它“主动”向CPU发出中断请求信号，请求CPU暂时中断目前正在运行的程序转而进行数据交换；当CPU响应这个中断时，便暂停运行主程序，自动转去运行该设备的中断服务程序；当中断服务程序运行完毕（数据交换结束）后，CPU又回到原来的主程序继续进行。

(2019年上半年上午)DMA控制方式是在(主存与外设)之间直接建立数据通路进行数据交换处理的。

DMA存取方式是一种完全由硬件执行I/O数据交换的工作方式。它既要考虑中断的响应，又要节约中断开销。此时，DMA控制器代替CPU完全接管对总线的控制，数据交换不经过CPU，直接在主存与外设之间成批进行。

(2018年上半年上午)计算机证运行过程中，遇到突发事件，要求CPU暂时停止正在运行的程序，转去为突发事件服务，服务完毕后，再自动返回原程序继续运行，这个过程被称为中断，其在处理过程中保存现场的目的是返回继续运行原程序。

通常操作者在程序中安排一条指令，发出START信号来启动外设，然后机器继续运行程序。当外设完成数据传送的准备后，便向CPU发送“中断请求信号”。CPU接到请求后若可以停止正在运行的程序，则在执行完一条指令后，转而运行“中断服务程序”，完成传送数据的工作，通常传送一个字或者一个字节，传送完毕后仍返回原来的程序。

(2017年下半年上午)计算机证运行过程中，CPU需要与外设进行数据交换。当采用中断方式和DMA方式控制技术时，CPU与外设可并行工作。

程序查询方式是按顺序执行的方式，由CPU全程控制，因此不能实现外设与CPU的并行工作。中断方式：在外设做好数据传送之前，CPU可做自己的事情，外设在发出中断请求之后，CPU只有响应后才会控制其数据传输过程，因此能在一定程度上实现CPU和外设店并行工作。而DMA方式由DMAC控制器向CPU申请总线的控制权，在获得CPU的总线控制权之后，由DMAC代替CPU控制数据传输过程。

(2016年上半年上午)当用户通过键盘或鼠标进入某应用系统时，通常最先获得键盘或鼠标输入信息的是中断处理。

当用户通过键盘或鼠标进入某应用系统时，通常最先获得键盘或鼠标输入信息的是中断处理，即当CPU进行主程序操作时，外设店数据已存入输入端口的数据寄存器中，或端口的数据输出寄存器已空，由外设通过端口电路向CPU发出中断请求信号，CPU在满足一定的条件下，暂停当前正在执行的主程序，转入执行相应能够进行输入/输出操作的子程序，待子程序执行完毕之后，CPU返回继续执行原来被中断的主程序。这样CPU就避免了把大量时间耗费在等待、查询状态信号的操作上，使其工作效率得以大大提高。能够向CPU发出中断请求的设备或事件被称为中断源。

(2015年下半年上午)CPU是在一个总线周期结束后响应DMA请求的。

一个设备端口通过总线直接向另一个设备发送数据，它会先向CPU发送DMA请求信号。外设通过DMA控制器向CPU提出接管总线控制权的请求，CPU收到该信号并重当前的总线周期结束后，会按DMA信号的优先级和提出DMA请求的先后顺序响应DMA信号。CPU对某个设备端口响应DMA请求时，会让出总线控制权，于是在DMA控制器的管理下，外设和存储器可以直接进行数据交换，而无须CPU干预。数据传送完毕后，设备端口会向CPU发送DMA结束信号，交还总线控制权。

(2015年上半年上午)在计算机中，CPU的中断响应时间指的是(从发出中断请求开始进入中断处理程序)。

中断的响应时间就是中断的响应过程的时间。中断的响应过程是指当有事件产生时，进入中断之前必须先记住当前正在做的事情，然后处理发生的事情，基本定义就是：从发出中断请求到开始进入中断处理程序所用的时间。

系统开发和项目管理

复习时间：20分钟。分值2~3分。主要涉及软件基本概念、软件生命周期、软件开发模型、软件设计概念、软件测试概念、进度管理内容。

软件基本概念

把高级语言源程序翻译成机器语言程序的方式有“解释”和“编译”两种基本方式。
编译过程包括词法分析、语法分析、语义分析、中间代码生成、代码优化和目标代码生成等阶段，以及符号表管理和出错处理模块。
解释过程中词法、语法、和语义分析方面与编译程序的工作原理基本相同，但在执行用户程序时，它直接执行源程序或源程序的内部形式。
这两种语言处理方式的根本区别是：
在编译方式下，机器上执行的是与源程序等价的目标程序，源程序和编译程序都不再参与目标程序的执行过程；
在解释方式下，解释程序和源程序(或其某种等价表示)要参与到程序的执行过程中，执行程序的控制权重解释程序一方。
解释器翻译源程序时不产生独立的目标程序，而编译器则需将源程序翻译成独立的目标程序。

(2019年下半年上午)编译和解释是实现高级语言的两种基本方式，(是否生产目标代码)是这两种方式的主要区别。
(2015年上半年上午)对高级语言源程序进行编译或解释的过程可以分为多个阶段，解释方式不包含(目标代码生成)。

软件生命周期

(2012年下半年上午)在软件设计阶段，划分模块的原则是，一个模块的(作用范围应该在其控制范围之内)。

模块的作用范围应在其控制范围之内。
模块的控制范围包括它本身及其所有的从属模块。
模块的作用范围是指模块内一个判定的作用范围，凡是受这个判定影响的所有模块都属于这个判定的作用范围。如果一个判定的作用范围包含在这个判定所在模块的控制范围之内，则这种结构是简单的，否则，它的结构不是简单的。

软件开发模型

(2012年上半年上午)软件开发的增量模型(是一种能够快速构造可运行产品的好方法)。
(2012年上半年上午)假设某软件公司与客户签订合同开发一个软件系统，系统的功能也较清晰的定义，且客户对交付时间有严格要求，则系统的开发最适宜采用(瀑布模型)。

软件设计概念

(2019年下半年上午)在以下关于CMM的叙述中，不正确的是(B)。
A.CMM是指能力成熟度模型。
B.CMM根据软件过程的不同成熟度划分了5个等级，其中，第1级被认为成熟度最高，第5级被认为成熟度最低。
C.CMM的任务是将已有的几个CMM模型结合在一起，使之构造成“集成模型”
D.采用更成熟的CMM模型，一般来说可以提高最终产品的质量。

CMM是能力成熟度模型的缩写，由CMU的软件工程研究所研究制定，并在美国随后又在全世界推广实施的一种软件评估标准，主要用于软件开发过程和软件开发能力的评估和改进。CMM把软件开发过程的成熟度由低到高分为5级，即初始级、可重复级、已定义级、已管理级和优化级。随着等级的提高，逐步降低了软件开发风险，缩短了开发时间，减少了软件开发的人力、物力成本，降低了灾难性的错误发生率，提高了质量。

(2017年下半年上午)在以下关于程序设计语言的叙述中，不正确的是(A)
A.脚本语言中不使用变量和函数。
B.标记语言常用于描述格式化和链接
C.脚本语言采用解释方式实现
D.编译型语言的执行效率更高

脚本语言又被称为扩建的语言，或动态语言，是一种编程语言，用来控制软件应用程序，脚本通常以文本(如ASCII)保存，只在被调用时进行解释或编译。脚本语言中使用变量和函数。

(2016年下半年上午)在敏捷过程的开发方法中，（并列争球法）使用了迭代的方法，其中，把每段时间(30天)一次的迭代称为一个“冲刺”，并按需求的优先级别来实现产品，多个自组织和自治的小组并行地递增实现产品。

并列争球法使用迭代的方法，把每30天一次的迭代称为一个冲刺，并按需求的优先级别来实现产品，多个自组织的小组并行地递增实现产品。协调通过简短的日常会议来进行。

(2016年上半年上午)在结构化分析中，用数据流图描述(数据在系统中如何被传送或变换，以及如何对数据流进行变换的功能或子功能，用于对功能建模)。当采用数据流图对一个图书馆管理系统进行分析时，(读者)是一个外部实体。

外部实体指系统以外，又和系统有联系的人或事物，它说明了数据的外部来源和去处，属于系统的外部和系统的界面。外部实体支持系统数据输入的实体被称为源点，支持系统数据输出的实体被称为终点。
数据流图：从数据传递和加工角度，以图形方式来表达系统的逻辑功能、数据在系统内部的逻辑流向和逻辑变换过程，是结构化系统分析方法的主要表达工具及用于表示软件模型店一种图示方法。

软件测试概念

(2010年上半年上午)在使用白盒测试方法时，确定测试用例应根据（程序的内部逻辑）和指定的覆盖标准。

白盒测试又被称为结构测试或逻辑驱动测试。它按照程序内部的结构测试程序，通过测试来检测产品内部动作是否能按照设计规格说明书的规定正常进行，检验程序中的每条通路是否都能按预定要求正确工作。因此测试用例必须根据覆盖标准和程序的内部逻辑来确定。

(2020年下半年上午)把模块按照系统设计说明书的要求组合来进行测试，属于（集成测试）。

单元测试：涉及模块接口、局部数据结构、边界条件、独立的路径、错误处理。
集成测试：涉及模块间的接口和通信。
系统测试：涉及恢复测试、安全性测试、强度测试、性能测试、可靠性测试和安装测试。
确认测试：涉及有效性测试、软件配置审查、验收测试。

(2020年下半年上午)在使用白盒测试时，确定测试数据应根据（程序的内部逻辑）指定覆盖准则。

软件测试的方法分为黑盒测试和白盒测试：
黑盒测试称为功能测试，通过测试来检查每个功能是否都能正常使用，在测试时，完全不用考虑程序内部结构和程序内部特征，在程序接口进行测试，测试的依据是软件需求规格说明书。
白盒测试赛对软件的过程进行细致的检查。允许测试人员利用程序的内部逻辑结构和有关信息设计或选择测试用例，可以不考虑程序的功能，因此，测试用例的设计仅与模块设计说明书及源程序有关。

进度管理

在网络图中，某些活动可以并行进行，所以完成工程的最少时间是从开始顶点到结束顶点的最长路径长度，从开始顶点到结束顶点的最长（工作时间之和最大）路径为关键路径，关键路径上的活动为关键活动。
松弛时间的计算。

法律法规与标准化

复习时间：10分钟。1~2分。

著作权

商标权

专利权

数据通信基础

复习时间：20分钟。3分。

知识模块	知识点分布
信道技术	奈奎斯特定理、香农定理、信道复用技术
信号技术	调制技术、PCM技术、编码技术
差错控制	校验技术、奇偶校验、海明校验、CRC校验

信道技术

(2018年上半年上午)电话信道的频率为0~4kHz，若信噪比为30dB，则信道容量为()kbit/s，要达到此容量，至少需要()个信号状态。

在使用香农定理时，优于S/N(信噪比)的比值太大，因此通常使用分贝数(dB)来表示，即XdB=10log10(S/N)XdB=10log_{10}(S/N)XdB=10log10(S/N)，算出S/N=1000S/N=1000S/N=1000，香农定理C=Wlog2(1+S/N)C=Wlog_2(1+S/N)C=Wlog2(1+S/N)，所以C=40kbit/sC=40kbit/sC=40kbit/s，而回到奈奎斯特定理，如果R=2Wlog2(N)R=2Wlog_2(N)R=2Wlog2(N)，则N=32N=32N=32。

(2018年下半年上午)设信道带宽为5000Hz，采用PCM编码，采样周期为125μ\muμs，每个样本量化为256个等级，则信道的数据传输速率为(64kbit/s)。

采样周期125μ\muμs，采样频率为8000Hz，每个样本量化为256个等级，需要用8位二进制数表示，所以信道的数据传输速率为8000×8=64kbit/s。

(2018年下半年上午)设信道带宽为1000Hz，信噪比为30dB，则信道的最大数据传输速率约为(10 000)bit/s。

信噪比为30dB，根据XdB=10log10(S/N)XdB=10log_{10}(S/N)XdB=10log10(S/N)，算出S/N=1000S/N=1000S/N=1000。C=W×log2(1+S/N)=1000×10=10000bit/sC=W\times log_2(1+S/N)=1000\times 10=10 000bit/sC=W×log2(1+S/N)=1000×10=10000bit/s。

(2018年下半年上午)设信号的波特率为800Baud，采用幅度-相位复合调制技术，由4种幅度和8种相位组成16种码元，则信道的数据传输速率为(3200bit/s)。

波特率B表示单位时间内传输的码元数目，数据传输速率RRR(比特率)表示单位时间内传输的比特数，R=Blog2(N)R=Blog_2(N)R=Blog2(N)。当N=16N=16N=16时，R=4BR=4BR=4B。

(2017年下半年上午)在异步通信中，每个字符包含1位起始位、8位数据位、1位奇偶位和2位终止位，若有效数据传输速率为800bit/s，采用QPSK调制，则码元速率为（600）Baud。

有效数据传输速率为800bit/s，因此可知数据传输速率为1200bit/s。QPSK调制技术会采用4种码元承载2位的信息，数据传输速率与码元速率的关系为R=Blog2(N)R=Blog_2(N)R=Blog2(N)(N为码元种类数)，码元速率为数据传输速率的一半。

(2015年上半年上午)正交幅度调制16-QAM的数据传输速率是码元速率的（4）倍。

16-QAM调制的码元种类数为16，根据奈奎斯特定理，数据传输速率与码元速率的关系为R=Blog2(N)R=Blog_2(N)R=Blog2(N)(N为码元种类数)，所以数据传输速率是码元速率的4倍。

信号技术

(2019年上半年上午)设信号的波特率为1000Baud，信道支持的最大数据传输速率为2000bit/s，则信道采用的调制技术为（QPSK）。

(2018年下半年上午)关于DPSK调制技术的描述中，正确的是（B）。
A.采用2种相位，一种固定表示数据“0”，另一种固定表示数据“1”。
B.采用2种相位，通过前沿有无相位的改变来表示数据“0”和“1”。
C.采用4种振幅，每个码元表示2bit。
D.采用4种频率，每个码元表示2bit。

DPSK被称为相对相移键控，信息是通过连续信号之间的载波信号的相位差来传输的。

(2019年下半年上午)假设模拟信号的频率为10M~16MHz，采样频率必须大于（32MHz），才能使得到的样本信号不失真。

奈奎斯特取样定理：如果采样频率大于模拟信号最高频率的2倍，则可以用得到的样本信号恢复原来的模拟信号。

(2017年上半年上午)数字语音的采样频率定义为8kHz，这是因为(语音信号定义的频率最高值为4kHz)。

同上

曼彻斯特编码

(2018年下半年上午)关于曼彻斯特编码的叙述中，错误的是(B)。
A.曼彻斯特编码是一种双相码。
B.曼彻斯特编码是一种归零码。
C.曼彻斯特编码提供了比特同步信息。
D.曼彻斯特编码应用在以太网中。

双相码存在电平跳变，是曼彻斯特编码的基础。由于存在电平跳变，因此可以提供同步信息。如果不存在电平跳变，那么发送连续的0或1就是一条直线。曼彻斯特编码应用在以太网中。

(2018年上半年上午)

差错控制

海明码：两个码字C1与C2之间不同的位数，如1100与1010的海明码距为2；1111与0000点海明码距为4.
检验码个数为k，会产生2的k次方个校验信息，1个校验信息用来指出“没有错误”，其余2k−12^k-12k−1个校验信息用来指出错误发生在哪一位，但也可能是校验位错误，所以满足m+k+1⩽2km+k+1 \leqslant 2^km+k+1⩽2k，其中，m为信息位的位数。
奇偶校验、CRC校验码。

(2018年下半年上午)在以下关于采用一位奇校验方法的叙述中，正确的是（C）。
A.若所有奇数位出错，则可以检测出该错误但无法纠正错误。
B.若所有偶数位出错，则可以检测出该错误并加以纠正。
C.若有奇数个数据位出错，则可以检测出该错误但无法纠正错误。
D.若有偶数个数据位出错，则可以检测出该错误并加以纠正。

奇偶校验位是一个表示给定位数的、1的个数是奇数或者偶数的二进制数，是最简单的错误检测码。如果在传输过程中包括校验位在内的奇数个数据位发生改变，那么奇偶校验位将表示传输过程有错误发生。奇偶校验位只是一种错误检测码，没有办法确定哪一位出错，因此，不能进行错误纠正。