【Verilog基础】ROM IP 核基础知识

本小节为大家介绍一种较为常用的存储类 IP 核——ROM 的使用方法。 ROM 是只读存储器（Read-Only Memory）的简称，是一种只能读出事先所存数据的固态半导体存储器。其特性是一旦储存资料就无法再将之改变或删除，且资料不会因为电源关闭而消失。

而事实上在 FPGA 中通过 IP 核生成的 ROM 或 RAM（RAM 将在下一节为大家讲解）调用的都是 FPGA 内部的 RAM 资源，掉电内容都会丢失（这也很容易解释， FPGA 芯片内部本来就没有掉电非易失存储器单元）。用 IP 核生成的 ROM 模块只是提前添加了数据文件（.mif 或.hex 格式），在 FPGA 运行时通过数据文件给 ROM 模块初始化，才使得 ROM 模块像个“真正”的掉电非易失存储器；也正是这个原因， ROM 模块的内容必须提前在数据文件中写死，无法在电路中修改。

Altera 推出的 ROM IP 核分为两种类型：单端口 ROM 和双端口 ROM。对于单端口ROM 提供一个读地址端口和一个读数据端口，只能进行读操作；双端口 ROM 与单端口ROM 类似，区别是其提供两个读地址端口和两个读数据端口，基本上可以看做两个单口RAM 拼接而成。下面给出 ROM 不同配置模式存储器的接口信号图。

【Verilog基础】ROM IP 核基础知识相关推荐

串行RapidIO（Serial RapidIO，SRIO）：IP核基础知识
目录前言:SRIO .RapidIO.GT 有什么关系? 一.SRIO IP核概述 1.1. 概述 1.2 SRIO核架构二.接口介绍 2.1. 逻辑层接口LOG(重点) 2.1.1 ...
（44）Xilinx ROM IP核配置（五）（第9天）
(44)Xilinx ROM IP核配置(五)(第9天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)Xilinx ROM IP核配置(五)(第9天) 5)技术 ...
Quartus ii 中ROM ip核的应用
ROM: read only memory: 掉电不丢失数据 RAM可以被配置为ROM 实验内容: 将一组固定数据(三角波)存储在FPGA中使用IP核构建的片上ROM中,开发板上电后,系统开始从ROM ...
vivado ROM IP核简单使用
vivado ROM IP核简单使用 vivado配置下面选择数据的存储深度和数据的位宽 ROM内存储的数据由coe文件初始化下面是初始化coe文件的内容 memory_initializatio ...
ISE中将Verilog封装为IP核的方法
第一步:新建一个工程A 添加需要封装成IP核的代码到工程A中第二步:属性设置 Synthesis-->Properties-->Xilinx Specific Options 把-iob ...
FPGA逻辑设计回顾（13）RAM以及ROM的IP核定制以及关键参数
文章目录前言 RAM IP的定制 Xilinx的IP定制位置 Block RAM的定制过程第一页第二页第三页第四页第五页 Block RAM的延迟讨论 ROM IP核的定制总结前言本 ...
FPGA IP核之ROM
1.ROM介绍 ROM 是只读存储器(Read-Only Memory)的简称,是一种只能读出事先所存数据的固态半导体存储器.FPGA中通过IP核生成的ROM或RAM都是调用FPGA中的RAM生成的, ...
xilinx IP核之ROM
背景 xilinx的IP核中比较常用的还有ROM核,同CMT IP核一样,xilinx也提供了用于实现ROM功能的IP核较Block Memor Generator IP 核,这个IP核继承了单/双端 ...
IP核的使用之ROM(Vivado)
存储类IP核--ROM 文章目录存储类IP核--ROM 一.引言二.ROM IP核及相关内容扫盲 1.ROM简介 2.ROM的初始化文件介绍 3.分布式ROM和块ROM简介 4.单端口ROM和双端 ...

【Verilog基础】ROM IP 核基础知识

【Verilog基础】ROM IP 核基础知识相关推荐

最新文章

热门文章