[USF-XSim-62] 'elaborate' step failed with error(s).使用vivado进行verilog实验，无法进行仿真，如何解决？

我之前用的vivado2014.3后来用的vivado2015.03,在Windows10操作系统上，想要仿真的时候报如下类似错误

[USF-XSim 62] 'elaborate' step failed with error(s). Please check the Tcl console output or 'D:/lirongcui/learning/cameralink_driver/cameralink_driver.sim/sim_1/behav/elaborate.log' file for more information.
上网上搜了类似错误，都试了行不通。我就根据错误路径打开 elaborate.log查看。里面写的如下

Vivado Simulator 2015.3
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: D:/Xilinx/Vivado/2015.3/bin/unwrapped/win64.o/xelab.exe -wto 13967f5884014c568322b68bf6471ede --debug typical --relax --mt 2 -L blk_mem_gen_v8_3_0 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot simple_ram_tb_behav xil_defaultlib.simple_ram_tb xil_defaultlib.glbl -log elaborate.log
Using 2 slave threads.
Starting static elaboration
ERROR: [VRFC 10-1374] size mismatch in mixed language port association, vhdl port doutb [D:/lirongcui/learning/cameralink_driver/cameralink_driver.srcs/sources_1/new/simple_dual_ram.v:31]
ERROR: [XSIM 43-3322] Static elaboration of top level Verilog design unit(s) in library work failed.

里面的error中告诉了我们我的代码第31行有问题，回头找代码发现32位的data_out没写位数。我写的

output ram_data_out；改成了output 【31:0】ram_data_out。这样就可以正常仿真了。之前也遇到了类似的问题，也是这么找到的，之前的是例化的时候没有起名字

[USF-XSim-62] 'elaborate' step failed with error(s).使用vivado进行verilog实验，无法进行仿真，如何解决？相关推荐

vivado仿真出错：[USF-XSim 62] 'compile' step failed with error(s) while executing
问题描述: 当我写完设计文件和testbench文件之后,综合与实现都能通过,但进行仿真时,报如下图1的错误: 图1 [USF-XSim 62] 'compile' step failed with ...
Vivado出现编译错误：[USF-XSim 62] 'compile' step failed with error(s) while executing...
在vivado执行仿真过程中出现了如下错误: [USF-XSim 62] 'compile' step failed with error(s) while executing 'D:/vivado_ ...
fpga仿真错误[USF-XSim 62] 'compile' step failed with error(s).
编译通过,但是仿真不了,错误如下(在改代码之前还可以仿真的,而且仿真代码没改动) 百度了,说一定是自己的代码有问题,但是找不到问题呀!之后看了下vlog.log文件,发现下面的错误这个错误的意思是用 ...
[USF-XSim-62] ‘elaborate‘ step failed with errors.[Vivado 12-4473] Detected error while running sim
[USF-XSim-62] 'elaborate' step failed with error(s). Please check the Tcl console output .and [Vivad ...
Vivado关联Modelsim行为级仿真出错 [USF-ModelSim-70] 'compile' step failed with error(s) while executing
问题发现昨天关联仿真,一切正常,然后晚上电脑没关,直接盖上休眠,第二天发现报错 [USF-ModelSim-70] 'compile' step failed with error(s) while ...
成功解决Command quot;python setup.py egg_infoquot; failed with error code 1 in C:\Users\AppData\
成功解决Command "python setup.py egg_info" failed with error code 1 in C:\Users\AppData\ 目录解决 ...
关于OSD::mkfs: ObjectStore::mkfs failed with error (5) Input/output error问题的解决
环境: ceph L版本12.2.1升级到12.2.12 这个问题是由于升级后进行12.2.12环境中的使用ceph-disk 进行osd部署时出现如下问题,执行命令 ceph-disk -v pre ...
FAILED: Error in metadata: java.lang.RuntimeException: Unable to instantiate org.apache.解决办法
http://blog.csdn.net/lxpbs8851/article/details/11018933 起因是我重装了mysql数据库. 安装之后把访问权限都配置好 : GRANT ALL ...
Python案例篇3-pip install 失败 Command “python setup.py egg_info“ failed with error code 1
一.问题描述最近在自学pyspark,想本地通过pycharm来编辑pyspark脚本,运行的时候,提示没有pyspark模块,于是通过pycharm安装了pyspark(最新版本). 而且这个安装 ...

[USF-XSim-62] 'elaborate' step failed with error(s).使用vivado进行verilog实验，无法进行仿真，如何解决？

[USF-XSim-62] 'elaborate' step failed with error(s).使用vivado进行verilog实验，无法进行仿真，如何解决？相关推荐

最新文章

热门文章