线与逻辑与OC门、OD门关系

线与逻辑：两个或多个输出信号连接在一起可以实现逻辑“与”的功能。

以下图为例：

当与非门G1和G2输出都为1时，输出L才为1；只要有一个输出为0，则输出L为0。

在硬件上，要用OC门（三极管，集电极开路）或OD门（NMOS，漏极开路）来实现。另外，为了防止灌电流过大，在输出端要加1个上拉电阻。

我们先来说说集电极开路输出的结构。集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为"0"时，输出也为"0"）。对于图1，当左端的输入为“0”时，前面的三极管截止（即集电极C跟发射极E 之间相当于断开），所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。

我们将图1简化成图2的样子。图2中的开关受软件控制，“1”时断开，“0”时闭合。很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。而当开关断开时，则输出端悬空了，即高阻态。这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
        再看图三。图三中那个1K的电阻即是上拉电阻。如果开关闭合，则有电流从1K电阻及开关上流过，但由于开关闭和时电阻为0（方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降），所以在开关上的电压为0，即输出电平为0。如果开关断开，则由于开关电阻为无穷大（同上，不考虑实际中的漏电流），所以流过的电流为0，因此在1K电阻上的压降也为0，所以输出端的电压就是5V了，这样就能输出高电平了。但是这个输出的内阻是比较大的（即 1KΩ），如果接一个电阻为R的负载，通过分压计算，就可以算得最后的输出电压为5*R/(R+1000)伏，即5/(1+1000/R)伏。所以，如果要达到一定的电压的话，R就不能太小。如果R真的太小，而导致输出电压不够的话，那我们只有通过减小那个1K的上拉电阻来增加驱动能力。但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值，另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。
        如果我们将一个读数据用的输入端接在输出端，这样就是一个IO口了（51的IO口就是这样的结构，其中P0口内部不带上拉，而其它三个口带内部上拉），当我们要使用输入功能时，只要将输出口设置为1即可，这样就相当于那个开关断开，而对于P0口来说，就是高阻态了。
什么是漏极开路（OD）？
         对于漏极开路（OD）输出，跟集电极开路输出是十分类似的。将上面的三极管换成场效应管即可。这样集电极就变成了漏极，OC就变成了OD，原理分析是一样的。
        另一种输出结构是推挽输出。推挽输出的结构就是把上面的上拉电阻也换成一个开关，当要输出高电平时，上面的开关通，下面的开关断；而要输出低电平时，则刚好相反。比起OC或者OD来说，这样的推挽结构高、低电平驱动能力都很强。如果两个输出不同电平的输出口接在一起的话，就会产生很大的电流，有可能将输出口烧坏。而上面说的OC或OD输出则不会有这样的情况，因为上拉电阻提供的电流比较小。如果是推挽输出的要设置为高阻态时，则两个开关必须同时断开（或者在输出口上使用一个传输门），这样可作为输入状态，AVR单片机的一些IO口就是这种结构。

现在来考虑一种情况，如果将将两个CMOS与非门G1和G2的输出端连接在一起，如图1所示，并设G1的输出处于高电平，TN1截止，TP1导通；而G2的输出处于低电平，TN2导通，TP2截止，这样从G1的TP1端到G2的TN2端将形成一低阻通路，从而产生很大的电流，很有可能导致器件的损毁，并且无法确定输出是高电平还是低电平，这一问题就需要OD门来解决。

　　所谓漏极开路门是指CMOS门电路的输出只有NMOS管，并且它的漏极是开路的。使用OD门时必须在漏极和电源VDD之间外接一个上拉电阻（pull-up resister）RP。如图2所示为两个OD与非门实现线与，将两个门电路输出端接在一起，通过上拉电阻接电源。

　　当两个与非门的输出全为1时，输出为1；只要其中以输出为0，则输出为0，所以该电路符合与逻辑功能，即L=(AB)'(CD)'。

　　上拉电阻对OD门动态性能的影响：

　　当其他门电路作为OD门的负载时，OD门称为驱动门，其后所接的门电路称为负载门。由于驱动门的输出电容、负载门的输入电容以及接线电容的存在，上拉电阻势必影响OD门的开关速度，RP的值越小，负载电容的充电时间常数也越小，因而开关速度越快。但上拉电阻不能任意的减小，它必须保证OD门输出端的电流不能超过允许的最大值IOL(max)。对于74HC/74HCT系列CMOS电路，IOL(max)=4 mA，因此RP必须大于VDD/IOL(max)=5 V/4 mA = 1.25kΩ 。与普通CMOS电路相比，RP的值比PMOS管导通电阻大，因而，OD门从低电平到高电平的转换速度比普通CMOS门慢。

线与逻辑与OC门、OD门关系相关推荐

利用oc门或od门实现线与_TTL电平,CMOS电平,OC门,OD门基础知识
TTL TTL集成电路的主要型式为晶体管-晶体管逻辑门(transistor-transistor logic gate),TTL大部分都采用5V电源. 输出高电平Uoh和输出低电平Uol Uoh≥2 ...
232/485电平，OC门,OD门，TTL电平,CMOS电平,
1.RS232电平或者说串口电平,有的甚至说计算机电平,所有的这些说法,指得都是计算机9针串口 (RS232)的电平,采用负逻辑, -15v~ -3v 代表1 +3v~ +15v 代表0 2.RS4 ...
常见电平类型：TTL电平,CMOS电平,232/485电平，OC门,OD门
1.RS232电平或者说串口电平,有的甚至说计算机电平,所有的这些说法,指得都是计算机9针串口 (RS232)的电平,采用负逻辑, -15v~ -3v 代表1 +3v~ +15v 代表0 2.RS4 ...
TTL电平,CMOS电平,OC门,OD门基础知识
转载: TTL电平,CMOS电平,OC门,OD门基础知识 TTL TTL集成电路的主要型式为晶体管-晶体管逻辑门(transistor-transistor logic gate),TTL大部分都采用 ...
232/485电平，OC门,OD门，TTL电平,CMOS电平
1.RS232电平或者说串口电平,有的甚至说计算机电平,所有的这些说法,指得都是计算机9针串口 (RS232)的电平,采用负逻辑, -15v~ -3v 代表1 +3v~ +15v 代表0 2.RS4 ...
1.3 OC与OD门（硬件基础系列）
针对设计过程的问题,欢迎各位留言评论或群内讨论! 1.3 OC与OD门 1.3.1 简介 OC(Open Collector)门又叫集电极开路门,主要针对的是BJT电路: 图1.21 OC门 OD(O ...
利用oc门或od门实现线与_OC门OD门
从图中电路可以看出集电极开路是无法输出高电平的, 如果要想输出高电平可以在输出端加上上拉电阻. 因此集电极开路输出可以用做电平转换, 通过上拉电阻上拉至不同的电压, 来实现不同的电平转换. 用做驱 ...
利用oc门或od门实现线与_OC门OD门。
从图中电路可以看出集电极开路是无法输出高电平的, 如果要想输出高电平可以在输出端加上上拉电阻. 因此集电极开路输出可以用做电平转换, 通过上拉电阻上拉至不同的电压, 来实现不同的电平转换. 用做驱 ...
利用oc门或od门实现线与_oc门 - 21ic中国电子网
由上下拉电阻的作用引出本文的内容,OC和OD门 OC(open collector)是集电极开路,必须外界上拉电阻和电源才能将开关电平作为高低电平用.否则它一般只作为开关大电压和大电流负载,所以又叫做 ...
理一理 OC/OD 门、开漏输出、推挽输出等一些相关概念
电子设计基础知识,讲一讲OC/OD门,开漏/推挽输出,以及图腾柱 ... 矜辰所致目录前言一.OC/OD 门 1.1 OC 门 1.2 OD 门 1.3 电路说明 1.4 应用二.开漏/推挽输 ...

线与逻辑与OC门、OD门关系

线与逻辑与OC门、OD门关系相关推荐

最新文章

热门文章