集成电路设计-电路网表写法
在集成电路设计中,采用 HSPICE 软件可以在直流到高于 100MHz 的微波频率范围内对电路作精确的仿真、分析和优化。在实际应用中,HSPICE 能提供关键性的电路模拟和设计方案,并且应用 HSPICE 进行电路模拟时,其电路规模仅取决于用户计算机的实际存储器容量。而我们需要对某个电路进行网表的撰写也可称为电路描述语句,
而这边博客目的在于介绍HSPICE 的一些主要描述电路的语句。用这些语句对电路模拟的标题,电路的连接方式即拓扑信息,构成电路的元件、器件、电源等的属性、参数、模型、所加的注释、电路模拟结束等进行描述。
1、标题语句(.TITLE 语句)
一般形式:.TITLE<string of up to 72 characters>
或 <string of up 72 characters>
例:POWER AMPLIFIER CIRCUIT TEST
若用户不需要标题,则第一行必须空出,否则第一行的其它 HSPICE 语句被作为标题行,而不被执行。
注:.SP文件中第一行为标题(必须有)。
2、MOS管
M1 drain gate source body pmos W L
eg:M1 OUT IN VDD VDD PMOS W=20u L=0.6u
3、电压源/电流源的写法
电压源
1、V1 NODE1 NODE0 10V AC 2
连接在NODE1与NODE0间的电压源,直流10V,交流2V。
2、V2 NODE1 NODE0 PULSE(0 1.8V 10n 2n 2n 50n 100n)
脉冲电压源,低值0,高值1.8V,延时10ns,上升沿2ns,下降沿2ns,脉冲宽度50ns,
3、 V3 NODE1 NODE0 SIN(0 1 100meg 2ns 5e7)
正弦脉冲电压源,中值是0,幅度是1,频率是100MHez,延迟时间是2ns,阻尼因子是5e7,相位0(默认值)。
4、V4 NODE1 NODE0 PWL(0ns 0V 2ns 1.8V 6ns 1.8V 8ns 0V 9ns 0V R td=4ns)
线性电压源,在R前面先定义好如何循环,其次指出延时时间(td=4ns)。周期100ns
电流源
I1 NODE1 NODE0 DC=5mA
无交流的电流源。其中 DC= 可写可不写。
I2 NODE1 NODE0 AC=2V,90
交流源,幅度为2V,相位为90度。
4、注释
是用户对程序运算和分析时加以说明的语句。在列出输入程序时会打印出来,但不参与模拟分析。该语句可放在输入文件标题语句以后的任意位置加以注释。
一般形式:①* <comment on a line by itself>
②<HSPICE statement>$<comment on the same line as and following HSPICE input>
用 * 或者 $, * 必须写在行首, $ 可以写在语句后,但与语句间至少要空一格。
5、常量
常量有 f、p、n、u、m、k、meg、g。紧跟在数字后面即可,如: c1 1 2 10
6、子电路
子电路的名字要以 X 开头,并且元件名不能超过16个字符,
端口写在前,子电路定义的模块名字写在最后,如:
Xopa1 a b c c OPAMP
举例:反向器链
.global vdd gnd
gnd vdd 0 1.8V
.subckt inv in out
M1 out in gnd gnd NMOS w=0.36 l=0.18u
M2 out in vdd vdd PMOS w=0.72 l=0.18u
.ends
x1 in 1 inv
x2 1 2 inv
x3 2 out inv
c1 out 0 1pf
7、全局节点
用.GLOBAL定义,如:
.GLOBAL NODE1 NODE2 NODE3 eg:.GLOBAL VDD GND
定义了三个全局节点。另外,节点 0、GND、GND!、GROUND都指全局的地电位。
8、电阻/电阻/电感的写法
电阻:
①RXXX n1 n2 <mname> Rval<TC=TC1<,TC2>>+ <SCAL=val> <M=val> <AC=val> <DTEMP=val>+ <L=val><W=val> <C=val>
②RXXX n1 n2 <manme> R=val <TC1=val>+ <TC2=val> <SCAL=val> <M=val> <AC=val>+ <DTEMP=val> <L=val> <W=val><C=val>
③RXXX n1 n2 R=equation
eg: R1 1 2 100k
RC1 12 17 1k TC=0.001, 0 1.2
R4 5 54 RMOD 12k
上述电阻描述语句中,电阻值可以是正值或负值,但不能为零。TC1 和 TC2 是温度系数,其缺省值是零
电容:
CXXX n1 n2 C=equation CTYPE=0 or 1
eg:C1 3 2 10U IC=3V
电感:
LXXX n1 n2 L=equation LTYPE=0 or 1
eg:LLINK 42 69 1U
9.子电路的写法
.SUBCKT SUBNAME node1 node2 ……
*电路描述
.ENDS SUBNAME
eg:.subckt inv in out
M1 out in gnd gnd NMOS w=0.36 l=0.18u
M2 out in vdd vdd PMOS w=0.72 l=0.18u
.ends
10.使用库
.LIB ′< filepath > f ilename ′ entryname
.LIB libnumber entryname
eg:.LIB ′MODELS ′ cmos1
.LIB ′../sum/MODELS ′ cmos1
(it is said:在.lib上面一行写.protect,下面一行写.unprotect可以预防仿真时输出多余的信息,也就是一些库中的信息)
11.引用文件
.include "hua05.sp"
相当于把那个文件整个粘贴过来。
12.定义参数
.param wp=0.72u,wn=0.36u,lm=0.18u
即可在下面用wp、wn、lm来表示这些数值。
13.直流工作点分析
.op
eg:.OP .5NS CUR 10NS VOL 17.5NS 20NS 25NS
在eg 中计算了直流工作点,并要求在 0.5ns 时打印出所有直流工作点值,此外电流在 10 ns,电压在 17.5 ns、20ns 以及 25 ns 时进行瞬态分析。
在输出文件.lis中会列出一些直流参数和各结点的工作点电压、支路电流、静态功耗等。
.dc xval 1k 10k .5k SWEEP TEMP LIN 5 25 125
扫描变量TEMP,线性扫描,在25和125间线性取5个点进行分析。(SWEEP前面的xval那一串应该是说,扫描TEMP的时候,xval作为变量,取值从1k到10k,以0.5k为步长)
实际上输出的结果里面,先取TEMP为25,扫描xval的取值范围;再取TEMP的下一个点,再扫一遍xval;一直找到TEMP=125。
.dc vgs 0 1.8 0.1 sweep vds 0.5 1.8 0.2
MOS管直流特性扫描,Vgs从0到1.8V,步长为0.1V。
(以上面定义的反向器链为例)
.dc vin 0.1V 1.8V 0.01V
.print dc v(out)
扫描反相器链的直流特性并输出。
14.瞬态分析
.tran 1ns 100ns 0.5ns
步长1ns,从0.5ns扫描至100ns
15、结束语句(.END)
一般形式:.END <comment>
注意“.”不能少,它是结束语句整体的一部分。若一个 HSPICE 输入文件包含有几个 HSPICE 的运行,则每一个 HSPICE 运行的最后都要加上.END 语句。
部分内容转载至http://blog.sina.com.cn/s/blog_63ea4a270101fwj7.html
之后也会上传一些实例供大家参考
二输入与非门:https://download.csdn.net/download/qq_38716211/11103581
二输入与门: https://download.csdn.net/download/qq_38716211/11103595
集成电路设计-电路网表写法相关推荐
- 【IC基础】集成电路设计领域术语缩写及名词解释(字母索引版)
前言: 笔者在大三上学习学习<SoC设计导论>时整理的有关集成电路设计领域的常见有英文缩写和对应的名词解释,文中标注的页码均出自<SoC设计方法与实现>这本参考书: 目录 目录 ...
- 数字集成电路设计(一、Verilog HDL数字集成电路设计方法概述)
文章目录 集成电路发展 HDL产生 HDL分类 Verilog HDL的发展 Verilog HDL与VHDL Verilog HDL在数字集成电路设计中的优点 组合逻辑电路原理图设计和Verilog ...
- 数字集成电路设计系列学习总结
一.数字IC的设计顺序从结构上分为两类 1.由底向上的的设计. 流程:基本门电路(电路和版图)--->逻辑组合--->模块--->子系统--->系统总成 优点:底层优化程度高 ...
- 数字集成电路设计-4-工具之ic compiler
引言 IC设计,掌握硬件描述语言和数字电路设计基础知识固然是非常重要的,此外工具的使用也很重要.人和其它动物的重要区别就是,人可以制造和使用工具.借助工具可以大大提高工作效率. 一.介绍 synops ...
- 集成电路设计专业视频集(一)
一.基础课程 1.大学英语 华中科技大学通信(高频)电子线路精品公开课(附课件和知识体系图) 华中科技大学通信(高频)电子线路精品公开课(附课件和知识体系图)_哔哩哔哩_bilibili 大学生英语四 ...
- OCT-模拟集成电路设计的九个境界
电路如同砖瓦,系统如同大厦.芯片设计工程师一定要从系统角度考虑问题,否则就是只见树木,不见森林. 一段你刚开始进入这行,对PMOS/NMOS/BJT什么的只不过有个大概的了解,各种器件的特性你也不太清 ...
- 模拟集成电路设计的九个层次-顶尖高手的心得体会
模拟集成电路设计的九个层次-顶尖高手的心得体会 下面这篇文章是一个电路设计顶尖高手的心路历程,看完后你就对佩服. 从复旦攻读微电子专业模拟芯片设计方向研究生开始到现在五年工作经验,已经整整八年了,其间 ...
- 模拟集成电路设计学习笔记(一)IC617工艺库安装
博主的博客网站 欢迎大家访问! ccbirds.cn ccbirds.github.io 开发环境 集成电路设计使用cadence virtuoso 作为开发环境.virtuoso的安装十分复杂,在此 ...
- 数字集成电路设计的流程2
基于standcell的ASIC流程 Standcell:标准单元 算法模型(C/C++/Matlab)→RTL(行为级,硬件描述语言,VHDL/Verilog/SV(设计和验证).将行为级代码翻译成 ...
最新文章
- wp实例开发精品文章源码推荐
- 【Zookeeper进阶】大白话解释Zookeeper的选举机制
- ADAS在车载导航设备上的应用
- Spring Boot配置文件 application.properties
- 都已经十岁的 Apache Dubbo,还能再乘风破浪吗?
- wxHtml 示例:演示嵌入控件
- android weex跳转闪退,关于weex页面在android端跳转的问题
- JPA @Embeddable和@Embedded
- 过去25年八大计算机病毒:冲击波和震荡波入选
- servlet原理详解
- 京东数据分析SQL面试题
- 把时间当作朋友 读书笔记
- sapmto生产模式配置及操作详解_SAP生产模式和计划策略
- java计算机毕业设计技术的游戏交易平台源代码+数据库+系统+lw文档
- chrome浏览器什么页面都打不开的解决方案
- 半监督目标检测(三)
- DevEco Studio中文、鸿蒙IDE汉化
- 如果爱忘了那就让一切随风去吧
- mysql主从同步部分表_Mysql入门MySQL 主从同步部分数据表
- centos屏保“黑客帝国”