通过举例谈谈阻塞赋值与非阻塞赋值的区别

这篇博客，通过举例说明：非阻塞赋值和阻塞赋值的区别？

一般非阻塞赋值用于时序逻辑，而阻塞赋值用于组合逻辑；

非阻塞赋值语句是并行执行的，等到一个时钟完成后才完成赋值，而阻塞赋值是顺序执行的，下一条赋值语句要等到上一条赋值语句完成后才能赋值，并且阻塞赋值是立即完成的；

例如：

always@(posedge clk) begin

b <= a;

c <= b;

end

可见，在时序逻辑中使用非阻塞赋值会生成触发器。（有几条赋值语句就会生成几个触发器）

如果使用阻塞赋值呢？

如：

always@(posedge clk) begin

b = a;

c = b;

end

可以看到区别，第一条语句生成了一个触发器，第二条语句会综合成一个连线，这就是阻塞赋值与非阻塞赋值的区别。

为了更有说服力，再举一个例子：

always@(posedge clk) begin

c = a&b;

d = c;

end

可见，第二条赋值同样综合出来是一条连线。

作为对比，再用非阻塞赋值来看：

always@(posedge clk) begin

c <= a&b;

d <= c;

end

可见，非阻塞赋值综合出来的电路是触发器；

在秋招面试以及笔试中，会经常被问道，如果在组合逻辑使用非阻塞赋值会怎么样？

我们刚刚实验了在时序逻辑中使用阻塞赋值会怎么样？也该看看在组合逻辑中使用非阻塞赋值是什么情况了？

如：

always@(*) begin

b <= a;

c <= b;

end

假如用阻塞赋值：

可见，和使用阻塞赋值没什么区别。

同样，为了更有说服力，再举一个例子：在赋值的同时做了运算。

always@(*)begin

c <= a & b;

d <= c;

end

有了上面的讨论，也应该能猜到综合出来的电路和阻塞赋值没什么区别。

我们可以这么说，在时序逻辑中，使用阻塞赋值，会出现意料之外的结果；

在组合逻辑中，使用非阻塞赋值，则和使用阻塞赋值没什么区别。

最后，为了让代码规范无误，我们一定要遵循规则，在时序逻辑中使用非阻塞赋值，在组合逻辑中使用阻塞赋值。

通过举例谈谈阻塞赋值与非阻塞赋值的区别相关推荐

查询框赋值后不可编辑_【技巧分享】阻塞赋值与非阻塞赋值
原创小黑同学明德扬FPGA科教关于阻塞赋值和非阻塞赋值的问题,明德扬的学员提得比较多,今天小黑老师专门给大家普及一下阻塞赋值和非阻塞赋值的相关知识. 一.概述 1.阻塞赋值对应的电路往往与触发沿 ...
verilog reg赋初值_Verilog语法之六：阻塞赋值与非阻塞赋值
本文首发于微信公众号"花蚂蚁",想要学习FPGA及Verilog的同学可以关注一下. 一.初步理解阻塞赋值与非阻塞赋值在Verilog HDL语言中,信号有两种赋值方式: (1) ...
07-阻塞赋值与非阻塞赋值原理分析——小梅哥FPGA设计思想与验证方法视频教程配套文档...
芯航线--普利斯队长精心奉献实验目的:掌握阻塞赋值与非阻塞赋值的区别实验平台:无实验原理: 阻塞赋值,操作符为"=","阻塞"是指在进程语句(initia ...
（13）FPGA面试题阻塞赋值与非阻塞赋值
1.1 FPGA面试题阻塞赋值与非阻塞赋值 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题阻塞赋值与非阻塞赋值: 5)结束语. 1.1.2 本节引言 &q ...
FPGA阻塞赋值与非阻塞赋值用法
1.1 FPGA阻塞赋值与非阻塞赋值用法 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA阻塞赋值与非阻塞赋值用法: 5)结束语. 1.1.2 本节引言 &quo ...
把变量赋值给寄存器_阻塞赋值和非阻塞赋值的区别与记忆
罗成:Verilog语法之六:阻塞赋值与非阻塞赋值zhuanlan.zhihu.com 通过上面的文章先了解下,阻塞赋值和非阻塞赋值的区别. b<=a; c<=b; 非阻塞赋值 b=a; ...
verilog中阻塞赋值与非阻塞赋值的区别
非阻塞(Non_Blocking)赋值方式( 如 b <= a; ), 块结束后才完成赋值操作,值并不是立刻就改变的, 这是一种比较常用的赋值方法.(特别在编写可综合模块时). 阻塞(Block ...
Verilog中阻塞赋值和非阻塞赋值的区别
Verilog中阻塞赋值(=)和非阻塞赋值(<=)的区别 **阻塞赋值:**前面语句执行完,才可执行下一条语句:即:前面语句的执行(b=a)阻塞了后面语句的执行(c=b).即:always块内, ...
【Verilog 基础】阻塞赋值和非阻塞赋值的区别
目录阻塞赋值非阻塞赋值实际工程仿真阻塞赋值仿真编写Verilog代码编写测试文件代码综合看RTL图进行实际仿真非阻塞赋值仿真编写Verilog代码编写测试文件代码综合看RTL图 ...

通过举例谈谈阻塞赋值与非阻塞赋值的区别

通过举例谈谈阻塞赋值与非阻塞赋值的区别相关推荐

最新文章

热门文章