FPGA底层资源介绍

IOB

基本可编程逻辑单元（CLB）

BLOCK RAM

DSP48

GTX固核

学了这么久，也该自己总结下FPGA内部结构了，不能总是说FPGA内部有LUT，触发器，选择器，太笼统了，思路一点也不清晰。真怀疑上次我这么回答的，会不会因此而减分（应该会吧）。

这篇文章结合自己以往所学所遇之经验来说说FPGA内部之结构。

以K7为例，具体型号是xc7k325tffg676-2为例：

先说说其内部的时钟域：

从左到右，从下到上，命名为XmYn，其中m为列，n是行。总共有14个时钟域。

IOB

IOB为可编程输入输出单元，是芯片与外界电路的接口部分，完成不同电气特征下对输入输出信号的驱动与匹配要求。

参考链接

FPGA的Bank分为HP Bank和HR Bank，二者对电压的要求范围不同，HR支持更大的电压范围。

如下为单个IO的结构：

可见一个IOB里面不仅包含PAD，还有IBUF以及OBUF。它的附近还有ILOGIC可用。

这些都是其可编程特性的支撑。

基本可编程逻辑单元（CLB）

每个CLB包含两个SLICE，SLICE有两种类型，分别为SLICEL和SLICEM。如下图为

SLICE中的结构如下：

包含4个6输入的LUT，二个2选1的多路选择器，一个进位链，还有8个触发器。

SLICEL和SLICEM的区别在于LUT的不同，下图左边为SLICEL的LUT，右边为SLICEM的LUT：

可见，SLICEM的LUT更加的强大，可以配置为LUT，RAM，ROM或移位寄存器，因此可以实现LUT的逻辑功能，也能作为存储单元和移位寄存器。

BLOCK RAM

当我们要实现一个SRAM，FIFO以及ROM等，我们需要选择是使用LUT资源呢还是BLOCK RAM资源。

这里的BLOCK RAM就是FPGA的内部专有资源之一。

如下图绿色框里是DSP资源，而红色框内是RAM资源。

如下图第一列为BLOCK RAM36，其中每个block RAM中又分为上下两块，上半部分为18RAMB下半部分为FIFO18，

在FIFO例化的时候可以将BLOCK RAM设置为FIFO，不会使用额外的CLB资源，并且这部分RAM是真双口RAM。

DSP48

DSP资源在上面说RAM时候已经给出了，就是绿色的一列：

可用使用这一资源进行加法，乘法运算，这样会节省LUT资源。

例如我做FFT的时候，其中的复乘法就用了大量的DSP资源。

GTX固核

GTX固核位于MGT Bank上，在IOB附近，

当然在普通Bank上的IOB附近还有很多时钟资源，例如PLL，MMCM资源。

大概就这些，当然还有一些细小的结构，这里不在赘述。

本想写更多细节，例如在哪个实际情况中用到这些资源，但是实在没时间了，大致写下吧。

参考博文：

https://blog.csdn.net/Reborn_Lee/article/details/80339429